深圳亿伟世科技_专注于第三代半导体功率器件企业供应服务商

摘要：

并联SiCMOSFETs是提高大功率电力电子系统电流容量的经济高效方法。然而，在多芯片功率模块中，容易出现动态电流不平衡现象。该文提出一种在并联SiCMOSFETs芯片之间进行源极直连的动态均流方法。基于电路模型和理论分析，阐明动态电流不平衡机理和动态均流方法的作用机制。仿真和实验均验证了该机理和方法的有效性。研究表明，采用该文提出的动态均流方法后，并联SiCMOSFETs的动态电流差异和开关损耗差异降低大于50%；另外，在具有更多芯片并联的SiC功率模块中验证了该方法的有效性。与传统方法相比，且该方法无需增加额外的大体积元件，也无需改变直接覆铜陶瓷（DBC）基板的布局，实现简单，经济性高。同时，与传统的制程技术兼容性好，且不需要复杂设计或精确计算，能够很好地满足极简封装制程的要求。
引言

碳化硅（SiliconCarbide,SiC）金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor FieldEffectTransistor,MOSFET）具有高阻断电压、高开关频率、低导通电阻和出色的热性能。因此，它被认为在大功率领域中具有广泛的应用前景，如混合动力或全电动汽车、新能源发电和充电桩。随着对更高额定功率的需求持续上升，SiC MOSFET芯片需要更高的电流容量。然而，受限于制造水平和成本，单个芯片的有源区有限。因此，单个SiCMOSFET芯片的额定电流受到限制。

SiCMOSFETs的并联工作是提高电流容量的有效解决方案。然而，由于芯片布局的不对称、芯片参数的不匹配以及散热条件的不同，多芯片并联功率模块中的动态电流不平衡是不可避免的。不平衡的动态电流将带来一系列问题，包括电流过冲、栅极电压振荡、损耗不均匀和结温不均匀。值得特别注意的是，SiCMOSFET的阈值电压Vth具有明显的负温度特性。因此，结温较高的SiCMOSFET将具有较低的Vth，进而承受更高的动态电流，该机制会导致并联芯片中出现热失控现象，且开关频率和电流水平越高，热失控的风险也越高。此外，Vth的减小也会增加串扰并引起误开通现象，这些都会降低芯片的预期寿命，导致提前失效，降低了系统的稳定性。因此，很有必要研究多芯片功率模块中，并联SiCMOSFETs的动态电流不平衡机理和动态均流方法。

过去的研究已对动态电流不平衡机理进行了探讨。开尔文源极连接已经被广泛用于并联SiC MOSFETs中，以提高开关速度和降低开关损耗。文献[23]的实验结果表明，采用开尔文源极连接可以有效地缓解动态电流不平衡现象。文献[24]的研究进一步得出，阈值电压和功率源极寄生电感不平衡是导致动态电流不平衡的主要因素，而其他寄生电感的不平衡影响相对较小。然而，这些研究中并没有揭示动态电流不平衡的内在机理。文献[19]的研究指出，栅极和驱动源极之间的电流差异反映了功率回路对驱动回路的扰动，且电流差异越大，动态电流不平衡越严重。尽管如此，该研究并未深入分析这一现象的产生原因及其内在机理。文献[25]揭示了动态电流不平衡的内在机理，不平衡的功率源极电流会导致源极电压差异和驱动回路差异，进而导致动态电流差异。但是，文献[25]没有说明功率回路和驱动回路之间的电流耦合和产生原因。因此，为进一步优化并联SiCMOSFETs的动态均流性能，仍需对并联芯片动态电流不平衡进行进一步分析。

对过去并联芯片的动态均流方法进行总结，可以分为有源方法和无源方法。有源方法主要集中在开发有源栅极驱动器（ActiveGateDriver,AGD）技术。例如，文献[27]利用电流传感器测量每个器件的电流，从而调整驱动信号实现动态电流的平衡；文献[28]则使用主从栅极驱动器进行驱动电压跟随，进而平衡动态电流。这些有源方法都能有效地改善并联SiCMOSFET分立器件的动态均流性能。然而，它们很难应用到多芯片功率模块中，因为功率模块内部没有足够的空间来插入电流传感器和处理电路。同时，这种方法显著增加了成本和复杂性。

无源方法通常是在功率模块内部添加额外的无源元件。在文献[29]中，通过引入陶瓷去耦电容器，以实现平衡的动态电流和较小的回路电感。文献[25]则在功率回路中加入RC缓冲器，减轻了动态电流的不平衡。然而，这些方法需要对无源元件进行精细设计，而且不可避免地增加了占地面积，破坏了原有的直接覆铜陶瓷（DirectBondedCopper substrate,DBC）基板的布局。此外，文献[30]通过在每个驱动源分支使用电阻来缓解动态电流的不平衡。在文献[31-32]中，将耦合电感用于每个功率源极分支，实现动态电流平衡，这些方法需要使用额外的电阻或电感，增加了制造过程的复杂性。文献[33]中，在栅极回路中引入带辅助电路的附加电阻，来减轻不对称布局引起的环流，从而实现动态电流平衡。然而，这种方法需要增加额外的电流放大级和有源开关，增加了成本且降低了系统的稳定性。在上述方法中，当多于两个芯片并联时，添加无源元件的设计和制造过程将变得非常复杂。因此，这种方法也难以用在多芯片功率模块中。而且，添加这些无源元件也会增加总成本。

另一种无源方法是优化功率模块的结构。在文献[34-35]中提出了几种方案来实现功率回路，以获得平衡的动态电流。文献[36]介绍了具有多端子的布局结构。上述方案虽然能获得较好的动态均流效果，但需要改变原有DBC基板的布局，不利用实际应用。在文献[19,37]中，调整键合线和铜迹长度以获得对称的功率源极寄生电感，实现动态电流平衡。然而，这种方法需要精确计算和控制键合线长度及连接处，相对复杂。

本文提出了一种在并联SiCMOSFETs芯片的源极之间采用直连（DirectSourceInterconnection, DSI）的方式，来实现平衡的动态电流。并联SiC MOSFETs芯片的源极之间通常采用的是间接互连的方式。具体地，源极键合线一端在芯片源极；一端在DBC基板，并联芯片的源极间接通过DBC基板上的铜迹进行互连。在此基础上，本文提出的源极直连方式，指并联SiCMOSFETs芯片的源极之间直接通过键合线进行互连。该方法通过改变功率模块内部芯片之间的互连来实现均流，属于无源方法。与有源方法相比，该方法不需要复杂的传感器或处理电路，兼容性好；与以往无源方法相比，该方法不需要增加电阻、电感或电容等无源元件，实现简单，经济性高。而且，不需要改变原有DBC基板的布局，也不需要复杂的结构设计和精确的计算。此外，该方法与传统的制程技术兼容性好，能够很好地满足极简封装制程的要求。首先，本文深入分析了在开尔文源极连接下，采用DSI方法和未采用DSI方法时，并联SiCMOSFETs的动态电流不平衡机理。基于电路建模和数学分析，揭示了并联SiC MOSFETs在不平衡功率源极寄生电感下，功率回路和驱动回路之间电流耦合的机制，进一步明确了该电流耦合引起的驱动回路差异和动态电流差异。在推导的机理中，确定了影响动态电流不平衡的关键参数。基于上述机理，本文详细解释了DSI动态均流方法的作用机制。其次，本文设计了采用DSI动态均流方法的SiC功率模块，并针对不同DSI参数下功率模块的动态均流效果进行讨论。最后，本文通过仿真和实验，验证了在不同参数下，动态电流不平衡机理和DSI动态均流方法的有效性。

1、基于DSI方法的动态均流分析

本节首先推导了并联芯片动态电流不平衡机理，然后利用该机理的结论，分析DSI动态均流方法的作用机制。过去的研究表明，在具有开尔文源极连接的多芯片并联电路中，引起动态电流不平衡的主要因素是功率源极寄生电感，相比之下，其他寄生电感对动态不均流的影响很小。因此，本节建立带开尔文源极连接的动态电路模型，研究不平衡功率源极寄生电感下的并联芯片动态电流不平衡机理。通过对比采用DSI方法的功率模块（优化功率模块）和未采用DSI方法的功率模块（初始功率模块）的结果，分析该动态均流方法的作用机制。

1.1、动态电路模型

图1展示了具有两个SiCMOSFET并联的优化功率模块在双脉冲测试下的动态电路模型。其中，DSI动态均流方法引入的支路用点画线框突出表示。图1中各元件的含义见表1。

动态电流不平衡发生在开关瞬间。此时，SiC MOSFETs工作在饱和区。因此，Q1和Q2能等效建模为由栅源电压vgs控制的电流源id，表示为

式中，g为SiCMOSFET的跨导；Vth为SiCMOSFET的阈值电压。受本文研究功率源极寄生电感的影响，认为SiCMOSFETs中的g、Vth均相等。

漏源寄生电容Cds可以忽略，输入电容Ciss由栅漏寄生电容Cgd和栅源寄生电容Cgs并联而成，表示为

负载电感等效建模为电流源iload，续流二极管等效建模为寄生电容Cp。基于上述分析，图1中的电路可以等效为图2所示的优化功率模块的初始动态电路模型。

考虑到动态电流不平衡主要受并联支路差异的影响，且漏极寄生电感Ld1和Ld2与电流源串联。因此，图2电路可以进一步简化为图3所示的优化功率模块的简化动态电路模型。

1.2、动态电流不平衡机理的分析

本文利用图3的简化电路进行后续分析。用基尔霍夫电压定律（Kirchhoff’sVoltageLaw,KVL）求解图3中的4个闭合回路，如黑色虚线所示。将KVL应用于驱动回路中，可以表示为

式中，栅源电压vgs1和vgs2可分别表示为

式中，vgs1(0)和vgs2(0)分别为vgs1和vgs2在初始时刻的值。将开通或关断的开始时刻，即动态电流开始变化时刻，定义为电路的初始时间（t=0）。

将KVL分别运用于包含Ls1、Ls2、Lk1和Lk2的回路以及包含Ls1、Ls2和Ls1s2的回路，其关系表示为

用基尔霍夫电流定律（Kirchhoff’sCurrentLaw, KCL）求解图3中的功率回路、驱动回路和CS节点，表示为

在进行后续推导之前，本文做出以下合理假设：

（1）、本文重点研究不平衡功率源极寄生电感对动态均流的影响，认为

（2）、忽略静态电流差异，图3电路中各参数的初始值定义为

基于式（1）～式（8）进行拉普拉斯变换，得到式（A1）～式（A5），具体公式和推导过程见附录。式（A1）～式（A3）中各自两个式子相减，再经过化简得到

式中，s为拉普拉斯算子。

结合式（A1）～式（A5），化简得到

其中

式中，a为不平衡电感衰减系数，a=Ls1s2/(Ls1+Ls2+Ls1s2)，数值范围为0＜a≤1，并且随Ls1s2的减小而减小。

由式（9）～式（11）构成了优化功率模块的动态电流不平衡机理。移除Ls1s2支路，则可以得到初始功率模块的简化动态电路模型如图4所示。

此时，相当于Ls1s2支路开路，即Ls1s2≫Ls1+Ls2，则不平衡电感衰减系数a=1。而且，无支路电流is1s2。

因此，由式（9）～式（11）变换可以得到，初始功率模块的动态电流不平衡机理为

其中

文献[23]研究指出，开尔文源极连接可以解耦功率回路和驱动回路，从而改善动态电流不平衡。但本研究揭示的机理表明，功率源极寄生电感差异ΔLs仍然会引起芯片栅极和驱动源极之间的差动电流，进而加剧功率回路和驱动回路的耦合程度。在一定时间内，差动电流越大，耦合越严重，进而导致更大的栅极差异和动态电流不平衡。

图5展示了ΔLs引起功率回路和驱动回路耦合的物理机制。若移除Ls1s2支路，则对应于初始功率模块的情况，在开关瞬间，功率源极寄生电感差异ΔLs会在动态电流的作用下产生感应电压差Δvs（即vs1−vs2）。该电压差会在功率回路中产生一个环流ic，并流经驱动回路，进而导致功率回路和驱动回路之间的电流耦合。然而，采用DSI方法后，Ls1s2支路的存在减小了环流|ic|，具体而言，在开关瞬间，部分动态电流将流经Ls1s2支路，从而降低电压差|Δvs|。此外，由该电压差产生的环流被分为两部分：ic流经驱动回路；is1s2流经Ls1s2支路。因此，采用DSI动态均流方法后，在一定时间内流经驱动回路的环流|ic|将减小，从而降低了功率回路和驱动回路的耦合程度，进而减小了动态电流的差异。

结合图4电路，栅极和驱动源极的差动电流，也就是环流ic，可以表示为

由式（8）可知，ig1(0)=ik1(0)=ig2(0)=ik2(0)，则环流ic初始值ic(0)=0，将式（14）进行拉普拉斯变换，可以得到

最终，结合式（12）和式（15），初始功率模块的动态电流不平衡机理可以表示为

在一定时间内，环流|ic|的大小表征了功率回路和驱动回路的耦合程度，与文献[22]的结论一致。

结合式（9）、式（10）和式（15），优化功率模块的动态电流不平衡机理为

动态电流不平衡机理在时域解下的等效电路如图6所示。电路的初始条件为0，即Δig=0，Δvgs=0。若移a分量和−dis1s2/dt分量，则可得到初始功率模块的情况。结果表明，由ΔLs引起的环流ic在驱动源极电感Lk上产生感应电压−2Lkdic/dt，进而导致驱动回路中的Δig和Δvgs，最终形成动态电流差Δid。dic/dt为引起驱动回路差异和动态电流不平衡的主要因素。

1.3、动态电流不平衡机理的结论

图6中展示了ΔLs、dic/dt、Δig、Δvgs和Δid之间的关系。结合式（8）、式（11）和式（13）可知，在开通时刻，ΔLs与dic/dt同号；在关断时刻，ΔLs与dic/dt异号。此外，图6中电路还表明dic/dt与Δig、Δvgs、Δid异号。具体而言，当dic/dt＞0时，Δig＜0，Δvgs＜0，从而导致Δid＜0；当dic/dt＜0时，Δig＞0，Δvgs＞0，进而使得Δid＞0。基于上述动态电流不平衡机理，不同情况下的动态电流分布可以总结如下：

（1）、当Ls1=Ls2，即ΔLs=0时，开通和关断时刻dic/dt=0。此时，Δig=0，Δvgs=0，Δid=0，即id1=id2。

（2）、当Ls1＜Ls2，即ΔLs＜0时，开通时刻dic/dt＜0，Δig＞0，Δvgs＞0，Δid＞0，即id1＞id2；关断时刻dic/dt＞0，Δig＜0，Δvgs＜0，Δid＜0，即id1＜id2。

（3）、当Ls1＞Ls2，即ΔLs＞0时，开通时刻dic/dt＞0，Δig＜0，Δvgs＜0，Δid＜0，即id1＜id2；关断时刻dic/dt＜0，Δig＞0，Δvgs＞0，Δid＞0，即id1＞id2。

上述结论与文献[24]一致，即功率源极寄生电感越小，相应位置的MOSFET的开通电流越大，而关断电流越小。该结论在优化功率模块和初始功率模块都成立。

从图6也可以得到|ΔLs|、|dic/dt|、|Δig|、|Δvgs|和|Δid|之间的大小关系。在其他参数一定时，|ΔLs|越小，则|dic/dt|、|Δig|、|Δvgs|和|Δid|越小。为了获得较小的|ΔLs|和|Δid|，往往需要重新进行复杂的设计。然而，采用DSI方法，不需要改变原有布局，|dic/dt|也将明显减小。因此，可以减小|Δig|和|Δvgs|，进而减小|Δid|，该方法简单有效。此时，若Ls1s2越小，a越小、|dis1s2/dt|越大，这将使得|dic/dt|越小，|Δid|越小，均流效果越优。

2、DSI动态均流方法在功率模块中的实现

采用DSI方法的SiC功率模块结构如图7所示。模块中，高侧续流二极管VD使用SiC肖特基二极管（S6305），低侧开关使用两个SiCMOSFET（S4103）并联。为了实现动态均流，在相邻的芯片顶部通过键合线进行源极直连，互连的两端分别是相邻两个芯片的源极。该方法无须改变原有DBC基板和芯片布局，也无须额外添加大体积无源元件，因此具有高度的集成性和实现的简便性。此外，该方法便于和其他均流措施灵活结合使用。

本文利用有限元仿真软件Q3D，提取了未采用DSI时初始功率模块的寄生参数，具体参数见表2。

采用DSI方法后，优化功率模块的内部新增了等效寄生电感Ls1s2，表3展示了采用不同DSI参数时，等效寄生电感Ls1s2的数值。

当调整DSI方法的键合线位置、数量或参数（如长度、高度和线径等）时，引入了不同数值的等效寄生电感Ls1s2，从而实现了不同程度的均流效果，后续部分将通过仿真和实验来研究不同DSI参数下的均流效果。

为了研究不同寄生参数下的动态电流不平衡机理以及DSI动态均流方法的有效性，需要制造多个功率模块。然而，这将耗费大量的时间、精力和材料。此外，不同功率模块使用的芯片也不一致，这将使得实验变量不唯一，从而严重影响实验结果的准确性和可靠性。鉴于此，本文从考虑实验的经济性、可重复性和准确性出发，选择基于分立器件并联电路进行研究。

尽管实验采用了分立器件而非理论推导中的芯片并联，但通过合理的实验设计、严格的变量控制和精确的数据分析，实验结果仍然具有很强的说服力，能够有效验证功率模块中并联芯片的动态电流不平衡机理，以及DSI方法的动态均流效果。

为了等效反映SiC功率模块的特性，本文设计的分立器件并联电路PCB如图8所示。

实验中使用的器件（包括VD、Q1和Q2）型号与功率模块中使用的完全一致。此外，设计了两个并联分立器件的PCB走线对称布局，并采用了相同的封装参数制造分立器件，从而确保测试回路的寄生参数保持一致。因此，可以认为两个并联分立器件的寄生电感差异取决于外部插入的电感差异，如图8中点画线框所示，在功率回路（Ld1、Ld2、Ls1、Ls2、Ls1s2）处和驱动回路（Lg1、Lg2、Lk1、Lk2）处分别插入相应的外加电感，以等效不同参数下的功率模块。当Ls1s2支路断开时，等效于未采用DSI方法的功率模块；而在Ls1s2支路插入电感时，则等效于采用DSI方法的功率模块。

外加电感的数值由有限元仿真软件Q3D提取的功率模块寄生参数结果确定。通过在Ls1和Ls2处分别插入不同组数值的功率源极寄生电感，可以研究不同模块参数下的动态电流不平衡机理；通过在Ls1s2处插入不同数值的等效电感，则可以研究不同DSI参数下的动态均流效果。在不同组实验中，只需要更换外加电感，而保持所用分立器件一致，使用并联分立器件的实验，不仅容易更换和控制电感值以验证结论，而且无需更换器件，测量过程也会更加灵活、方便和可靠。这在带有DBC基板的功率模块中是相当困难的。同时，实验结论同样适用于功率模块。

3、仿真验证

为了验证动态电流不平衡机理和动态均流方法的有效性，本文在Pspice软件中搭建双脉冲测试电路进行仿真。其中，通过有限元仿真软件Q3D提取了功率模块和测试板的寄生参数，并用于电路仿真中，该仿真电路模拟了实际工况，精确反映了并联芯片的电流分布情况。通过将仿真结果与理论分析的结论进行对比，从而验证动态电流不平衡机理和动态均流方法的准确性和有效性。

在Pspice中搭建了测试装置的等效电路进行仿真和分析，如图9所示。

其中，功率模块的寄生电感，即为在功率回路和驱动回路插入的外加电感，用Ld1、Ld2、Ls1、Ls2、Ls1s2、Lg1、Lg2、Lk1、Lk2表示。不考虑互感影响。利用Q3D提取了此部分寄生电感，见表2和表3。

PCB测试回路走线的寄生电感部分用Ld1′、Ld2′、Ls1′、Ls2′、Lg1′、Lg2′、Lk1′、Lk2′表示，含义见表4，同样利用Q3D提取了此部分寄生电感见表5，采用表2、表3和表5的参数进行仿真。

此外，为保持与实验一致，仿真中的直流母线电压VDC和负载电流Iload分别为300V和60A。

通过移除Ls1s2支路，仿真电路转换为初始功率模块的电路；而添加Ls1s2支路后，仿真电路转换为优化功率模块的电路。

4、实验验证

实验测试如图11所示。本文中，使用图11a所示的测试电路，在不同电路参数值下进行双脉冲测试，以验证动态电流不平衡机理和DSI动态均流方法的有效性。测试电路的PCB布局设计详见第2节，其结构为对称设计，为减小器件参数差异对实验结果的影响，使用KeysightB1505A功率器件分析仪对芯片进行筛选，在相同测试条件下，最终选用SiC MOSFETs的参数见表6。

并联电路中每个支路都有焊盘连接到SiCMOSFET，在焊盘上焊接表2和表3中相应数值的空心绕线电感，如图11b所示，空心绕线电感的数值由Q3D仿真和环路分析仪Bode 100测试确定。通过改变电感的参数，可以验证不同参数的影响，除考察的参数外，其他参数均控制不变，以确保不同实验间的一致性。

测试装置如图11c所示。使用两个60A/30MHz罗氏线圈分别测量MOSFETs漏极端子上的电流id1和id2，以及两个30A/30MHz罗氏线圈分别测量MOSFETs栅极（或驱动源极）端子上的电流ig1和ig2（或ik1和ik2）。计算ic=ik1−ig1。使用150V/200MHz电压探头测量MOSFETs栅极和驱动源极端子上的电压vgs1和vgs2。由于空心绕线电感会在回路中引入较大的寄生电感，造成较大的关断过电压。而且，在负载电流较大时，电感磁饱和影响实验结果。因此，实验直流母线电压VDC和负载电流Iload分别设置为300V和60A。SiCMOSFETs在该条件下能够完全开通，所以实验得到验证。

当未采用DSI均流方法，即不焊接Ls1s2时，实验波形如图12中黑色线所示。

由于Ls1＜Ls2，在关断时刻，dic/dt＞0；而在开通时刻，dic/dt＜0。在关断时刻，由于dic/dt＞0，导致Δig＜0，Δvgs＜0，进而Δid＜0，即id1＜id2；在开通时刻，由于dic/dt＜0，导致Δig＞0，Δvgs＞0，进而Δid＞0，即id1＞id2。实验波形与理论分析和仿真结果高度一致。

图13进一步展示了在上述相同情况下，仿真波形和实验波形的对比。在仿真和实验波形中，ΔLs、dic/dt、Δig、Δvgs和Δid之间的符号关系与理论分析一致。在Ls1s2取最大值（此时Ls1=2.5nH，Ls2=8nH，Ls1s2=12.5nH）的情况下，不平衡电感衰减系数a约为0.6。此外，部分动态电流将通过Ls1s2支路流动，这些因素都使|dic/dt|减小，也使得DSI动态均流方法具有较明显的效果，本文提出的动态电流不平衡机理和DSI动态均流方法的有效性得到了充分验证。

尽管仿真与实验结果在整体趋势上保持一致，但两者之间仍存在一定的误差。为了更深入地理解实验设计的可靠性和结果的准确性，本文对误差源进行了详细分析，尤其是针对小电流测量中的误差，电流测量使用的是罗氏线圈，其精度和输出噪声限制了实际测量结果的准确性，特别是当测量小电流时，信号较弱，容易受到噪声的干扰，从而导致较大的误差。在本文中，使用了PEM公司生产的罗氏线圈，其典型精度为±2%，且由于不期望的噪声，最大误差可达0.1～0.2A。此外，外部电磁干扰和信号噪声对测量结果的影响也不容忽视，实验环境中存在的电磁场可能与测量电路耦合，引入额外的噪声信号，从而影响测量精度。仿真模型与实际实验条件之间的差异也是导致误差的另一个重要因素，例如，仿真模型中的SiC器件参数与实际器件参数并不完全一致。通过对上述误差源的详细分析，明确了仿真与实验结果偏差的主要原因，尽管存在这些偏差，但采用DSI均流方法前后的波形变化趋势保持一致，这表明该方法具有较强的鲁棒性，从而达到了验证目的。

通过调整Ls1s2支路的电感值，可以实现不同DSI参数下优化功率模块的动态均流效果，实验波形如图14所示，初始功率模块的实验波形也用于图14中进行比较。

为进一步论证DSI动态均流方法的有效性，图15对比了上述不同组实验下优化功率模块的最大动态电流差异Δid(max)。

为了评估DSI动态均流方法对功率模块效率的影响，图17展示了不同DSI参数下优化功率模块的开关损耗，包括Q1的开关损耗E1、Q2的开关损耗E2，以及两者的开关损耗之和E1+E2。采用DSI动态均流方法后，E1随Ls1s2参数值减小而明显减小，E2则随Ls1s2参数值减小而明显增大。这一趋势使得E2逐渐接近E1，E2的增大速度略高于E1的减小速度，使得E1+E2略微增加。采用DSI动态均流方法后，总开关损耗E1+E2仅增加了3%～5%，优化功率模块的开关损耗与初始功率模块相比仅略有增加，说明DSI动态均流方法基本不会降低功率模块的效率。因此，DSI方法在实现动态均流的同时，能够有效地保持功率模块的效率水平，兼具均流效果和效率平衡的双重优势。

5、DSI动态均流方法在较多芯片并联功率模块中的应用

为了进一步验证DSI动态均流方法在较多SiC MOSFETs并联时的有效性，本文对一个常见的多芯片并联半桥模块进行了优化设计。

该SiC模块的结构如图18a所示。高侧续流二极管使用6个SiC肖特基二极管（S6305）并联，低侧开关使用6个SiC MOSFETs（S4103）并联，构成1200V/600A大功率模块。并联的SiCMOSFETs均采用了开尔文源极连接，点画线框中显示了DSI动态均流方法在功率模块中的简单应用，该方法无需改变DBC基板和芯片布局，也无需外加无源元件，较容易集成，便于和其他方法结合，实现简单。图18b展示了该模块的简化等效电路模型，DSI动态均流方法的等效寄生参数被特别标出，其他寄生参数未被标出。

基于有限元仿真软件Q3D和电路软件Pspice的电磁耦合仿真方法，已经被广泛用于分析多芯片功率模块中的均流情况，因此，利用Q3D提取功率模块的寄生参数网络，在Pspice使用提取的寄生参数网络和器件模型进行双脉冲测试。低侧MOSFETs作为有源开关电磁耦合仿真拓扑如图19所示。通过改变模型结构进行仿真，可以得到采用DSI动态均流方法前后的仿真波形。仿真直流母线电压VDC和负载电流Iload分别设置为800V和600A。Q1～Q6的漏极电流分别表示为id1～id6。采用DSI动态均流方法前后，Q1～Q6的仿真波形如图20所示。

图20a展示了未采用DSI均流方法时的开通和关断波形，尽管采用了开尔文源极连接，动态电流的差异仍然显著，开通时刻的动态电流最大差异为92.55A，占Iload/6的92.55%；关断时刻的动态电流最大差异为47.39A，占Iload/6的47.39%。简单采用DSI动态均流方法后，等效寄生电感Ls1s2的电感值为b。此时开通和关断波形如图20b所示，可以看到，动态电流不平衡现象得到了显著改善，与初始功率模块相比，开通和关断时刻的动态电流最大差异分别减小了40.65%和35.58%。进一步调整DSI的参数，使等效寄生电感Ls1s2电感值减小到c（c＜b﹚，此时，动态电流差异可以进一步减小，如图20c所示。与初始功率模块相比，开通和关断时刻的动态电流最大差异分别减小了56.63%和41.34%，因此，通过调整DSI的参数来减小Ls1s2，如改变键合线位置、增大键合线的线径、减小键合线的长度或增加键合线的数量，可以显著提升均流效果。DSI动态均流方法在较多MOSFETs并联时的有效性得到了验证，在后续的研究中，将基于上述仿真结果，开展一系列实验，以进一步验证DSI方法在更多芯片并联功率模块中的有效性。

上述结果表明，在多芯片并联应用中，DSI方法相较于传统的开尔文源极连接法展现出显著的性能优势。尽管开尔文源极连接能够优化单个芯片的开关性能，但在多芯片并联时，其动态电流不平衡问题仍然突出，相比之下，DSI方法可以进一步有效缓解功率回路和驱动回路之间的电流耦合现象，减小驱动回路差异和动态电流差异，从而显著改善动态电流的不平衡。同时，该方法也兼具开尔文源极连接法的优点，能够提高芯片的开关速度并降低开关损耗，此外，DSI方法简化了封装设计，降低了系统复杂性和成本，它仅需增加一步键合工序，无需改变功率模块的整体布局，也无需额外引脚，这使得DSI方法在实现上更为简洁高效。因此，在高功率密度和高频应用场景中，DSI方法不仅能够满足多芯片并联的动态均流需求，还具备更低的实现成本，使其成为一种更具优势的解决方案。

本文中，虽然重点探讨了DSI方法在动态电流平衡方面的优势，但对系统可能出现的电磁干扰（ElectromagneticInterference,EMI）问题尚未进行深入探讨。例如，额外的键合线可能会增加寄生电感，导致高频噪声和电压尖峰，DSI方法改变了电流回路的布局，可能会增加共模干扰的风险，尤其是在高频开关应用中，额外的键合线可能成为磁场耦合的路径，影响周围元件的稳定性。为降低DSI方法可能产生的EMI问题，可以考虑以下优化方向：首先，采用低噪声互连技术，如柔性PCB或铜夹片（Cu-Clip），以减少寄生电感和高频噪声；其次，通过调整栅极驱动电路中的电阻，适当降低开关速度，从而减少高频噪声，但需权衡开关损耗与EMI之间的关系；最后，通过这些措施，可以在保持DSI方法优势的同时，有效降低其对EMI的影响，从而提升系统的电磁兼容性。

6、结论

本文提出了一种针对功率模块中并联SiC MOSFETs的动态均流方法，即在SiCMOSFETs的源极之间进行直连（DSI）。首先，通过电路建模和数学分析，推导了在采用DSI方法和未采用DSI方法时，并联SiCMOSFETs的动态电流不平衡机理，该机理表明，在具有开尔文源极连接的并联SiC MOSFETs电路中，功率源极寄生电感差异ΔLs会在开关瞬间产生环流ic，进而引起功率回路和驱动回路的电流耦合，这对并联SiCMOSFETs的瞬态电流分布具有显著影响。具体而言，ΔLs会引起dic/dt，进而导致驱动回路中的差异Δig和Δvgs，最终形成动态电流差异Δid。在开通时刻，ΔLs与dic/dt同号；在关断时刻，ΔLs与dic/dt异号，而dic/dt则始终与Δig、Δvgs和Δid异号，因此，dic/dt是引起驱动回路差异和动态电流不平衡的主要因素，|dic/dt|越大，|Δig|和|Δvgs|越大，|Δid|也越大。通过仿真和实验共同验证了动态电流不平衡机理的准确性。

基于动态电流不平衡机理，本文进一步分析了DSI动态均流方法的作用机制。研究结果表明，该方法可以显著减小|dic/dt|，从而缓解ΔLs引起的功率回路和驱动回路之间的电流耦合，实现动态电流平衡。该方法仅需增加一步键合线互连工序，无需额外的复杂操作，因此成本低廉且容易实现，与传统的多芯片功率模块的制造工艺兼容性好，仿真和实验都验证了该动态均流方法的有效性。采用DSI动态均流方法后，并联SiCMOSFETs的动态电流差异和开关损耗差异都减小了50%以上，动态均流效果显著。最后，本文还在具有更多芯片并联的功率模块中验证了该方法的有效性，值得注意的是，该均流方法同样适用于无键合线模块（如双面冷却模块和压接模块），只需改变DSI的实现方式（如采用铜夹片、钼块和银垫片）即可。

附录

运用拉普拉斯变换，式（1）变换为

式中，s为拉普拉斯算子。运用拉普拉斯变换，结合式（3）、式（4）、式（7）和式（8），变换得到

运用拉普拉斯变换，结合式（5）～式（8），变换得到

而且，由式（6）～式（8）可以得到

如您对我们的产品感兴趣，欢迎联系

我们将为您提供高效、贴心的解决方案！

咨询电话：135 1009 9916（微信同号）

↓ ↓ 点击图片免费领取产品规格书 ↓ ↓

想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！

基于源极直连策略的并联 SiC MOSFETs 动态均流方法

分享至微信分享