近日，电子科学与工程学院数字射频混合集成电路团队在集成电路设计领域顶级期刊《IEEE Journal of Solid-State Circuits》(JSSC)上发表了题为“A 2-18 GHz High-Efficiency CMOS Nonuniform Distributed Power Amplifier With a Novel Reconfigurable Inductive Termination”的研究论文。电子学院2022级硕士毕业生逄博为该论文第一作者，其导师游飞教授为通讯作者。
现代相控阵雷达等系统对射频前端模组提出了超宽带、高效率及高集成的严苛要求。传统非均匀行波放大器（NDPA）在多倍频程带宽内，由于人工传输线的传统拓扑结构无法完全吸收在多倍频程范围内大幅变化的器件寄生电容，通常会导致NDPA高频段效率出现剧烈下降，限制了全带宽内的效率表现。
本研究针对上述挑战，基于传输线最佳终端阻抗的理论分析，揭示了反射终端阻抗的基本设计原则；并在CMOS电路实现层面提出了一种新型可重构的、宽带性能改进的阻抗终端解决方案；在负载终端集成开关重构的电感，以实现NDPA 在低通与带通特性之间的灵活切换。
NDPA反射终端电阻的设计方法在既有文献中未见系统理论性的阐述，其设计准则没有明确，该理论缺陷长期限制NDPA宽带设计性能的发挥。针对其宽带阻抗匹配难题，研究团队从理论入手推导并建立了一套显式公式，通过人为引入受控终端电阻RD来解除传统的边界条件限制，明确了前向输出功率PF与终端电阻RD之间的函数关系，为实现全频段最优功率容量与匹配电路设计提供了核心理论支撑。
同时通过阻抗变换原理利用百pH级小电感实现了nH级别的终端等效电感，有效补偿了高频段的残余寄生电容，使高频段 PAE 提升达14%。同时由于开关放置于行波反射终端而非主信号路径，极大降低了由开关插入损耗带来的功率衰减。
基于65-nm CMOS工艺，团队研制的功放芯片在1.9-18 GHz带宽内实现了22.8 dB的峰值增益，饱和输出功率达到18.9-21.5 dBm，最高效率（PAE）达 34.5%，在无线性化预处理的情况下800 MHz 64-QAM调制信号EVM可达6.6%。该成果在多倍频程带宽下，实现了同类硅基行波功放中领先的功率效率与增益面积密度比。
近三年来，
数字射频混合集成电路团队
游飞教授课题小组已在 IEEE TMTT及 IEEE MWTL等领域内顶级期刊上发表了关于高效率CMOS功放和模拟线性化技术的相关学术论文8篇，发掘了具备信号处理能力的高性能射频集成电路设计方法的应用价值。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
