今天这篇文章来自恩智浦，主要内容是沟槽场板功率MOSFET的UIS失效机理
先介绍背景
沟槽场板功率MOSFET（TFP MOSFET）是对传统沟槽栅功率MOSFET的改进，可实现更加优异的导通能力，目前已成为低压开关领域的主流器件结构。
TFP MOSFET性能与电荷平衡密切相关，而电荷平衡又由场板介质厚度、沟槽深度、掺杂浓度等参数共同决定，
优化的电荷平衡设计可使器件获得击穿电压和导通电阻之间最佳折中，但也会使设计冗余降低，且会损害器件的UIS能力。
本文旨在研究 不同寄生晶体管强度下 ， 电荷 对TFP MOSFET器件UIS能力的影响，
图片来源：网络
器件结构如右图，无论Gate还是Field plate（场板），一般均为多晶硅材料（橙色区域），
这种结构与沟槽栅功率MOSFET最大的区别，便是沟槽中的多晶硅一分为二，彼此互不连接，且上面的多晶硅接栅极，下面的多晶硅接源极，
而下方的多晶硅/介质层/N外延形成了一种类似场板的结构，可以改变器件内部的电场分布，N外延得以使用更高浓度掺杂，从而降低电阻。
采用100V TFP MOSFET，有源区面积0.8 mm2，
选用两组具备不同 寄生晶体管强度的器件（A和B），A的寄生晶体管强度高于B，
这里解释一下，parasitic bipolar strengths， 寄生晶体管强度， 指 寄生NPN晶体管被激活的容易程度，
强度越大，越容易被激活，
寄生NPN晶体管就是右图中N+/P body/N Drift形成的NPN结构，
当P body电位浮动时，关断过程便有可能触发寄生双极晶体管，导致二次击穿或热失控，使器件损坏，
理论上，在UIS测试中，寄生 晶体管强度更 高的器件，更容易失效。
左图是BV随VFP的关系，VFP是场板偏压，D1、D2是两只器件，
常规TFP MOSFET中，场板与源极短接，但在本文中，作者将场板作为独立端口引出，以便施加不同电位的电压，
如左图，随着场板偏压从-2V增至12V，BV先增大后减小，
两只器件获得最高BV的最优VFP不同，D1为2V，D2为8V，
为什么有此差异？
施加在场板上的VFP会通过电容耦合，调制器件内部（特别是PN结附近）的电场分布，
本质上，场板引出端口发挥了类似探针的作用，
器件需要施加多大的外部电压VFP才能达到电荷平衡（BV最大），取决于内部原有的电荷状态，即本征电荷，
如果一只器件本征电荷较高，那么只需较小的正VFP便能实现电荷平衡，
反之，如果本征电荷较低，则需更大的正VFP才能实现电荷平衡。
图片来源：网络
UIS测试结果如上
先看（a），横轴为VFP最优值，纵轴为UIS峰值电流，
VFP最优值越小（本征电荷越小），UIS峰值电流越小，
且A的峰值电流始终小于B，表明降低寄生晶体管强度确实可以提升UIS能力。
（b）是UIS典型失效波形，失效发生在关断初期，此时漏极电流和电压同时处于高位。这是Snap-back（电流回跳）失效的特征，
这里解释一下，Snap-back，指在电流增加过程中，维持器件导通所需的电压反而降低，
在I-V曲线上看，就是一个负阻区，如果各位经常拧那个旋钮，应该看过类似波形，
雪崩测试中出现这现象，本身就是寄生晶体管开启的证明，
大概是这个逻辑：
寄生NPN晶体管开启，从发射极（MOS的源极）向集电极（MOS的漏极）注入大量电子，这电流远大于MOS的沟道电流，
此时维持相同总电流所需的VDS会明显下降，因为电流主要通过寄生晶体管路径，
于是在波形上表现为电流仍然增大、电压却在减小。
另外，在所有VFP最优值下，A的峰值电流始终小于B，而AB两组器件除了寄生晶体管强度之外并无不同，
可以判断，寄生晶体管开启难度正是造成两组器件UIS能力差异的主要因素。
从UIS失效波形可看出，当漏压处于高位时，沟道仍处于弱导通状态，
沟道电流在失效中扮演了怎样的角色？
通过仿真一窥究竟，
图片来源：网络
如上，左图为不同VGS、不同VFP下的ID-VDS曲线，右图为体电流曲线，
先看左图，
低漏压区域（<30V）,不同VFP曲线几乎没有差异，表明此时电荷不会影响沟道通流，
漏压升至30V以上，不同VFP曲线开始出现差异，更高VFP者产生更大电流，
为什么会这样？
作者的解释是，沟道注入到漂移区的电子，在强电场下获得足够能量，撞击晶格产生新的电子-空穴对，此即碰撞电离，
VFP越高，PN结处的电场越强，电子经历的倍增效应越强，总电流越大，
此时VDS远未达到静态击穿电压，这种现象可称为亚雪崩倍增（Sub-Avalanche Multiplication），
高电荷器件天然具备更强的亚雪崩倍增能力。
而右图所示的体电流则是导致寄生晶体管开启的直接原因，因其流经体区电阻，产生压降，
碰撞电离产生的空穴流向P型体区，形成体电流，因此可以推测，亚雪崩倍增效应越强的器件，体电流越大，
右图也证实了这一点，更高VFP者产生更大体电流。
图片来源：网络
接下来作者搞了多元胞仿真，很有趣，
先看（a），两个元胞并联，Cell2的体区电阻更大，其他参数相同，
再看波形，
关断初期，存在显著的漏极电流不均匀现象，Cell2的电流密度骤增，Cell1电流密度下降，
简述这个过程，大概是：
栅压下降，器件关断，所有元胞开始经历亚雪崩倍增→Cell2的体电阻更高，于是体电流产生的压降更大→体区压降导致器件阈值电压降低、沟道电流增大→通过倍增效应形成正反馈，大部分电流流经Cell2。
且VFP越高，电流不均匀现象越显著，原因是之前提到的，高电荷器件具备更强的亚雪崩倍增能力，形成的正反馈更加剧烈。
直到2μs后，Cell2的电流密度才开始下降，
原因是电流集中导致局部温度升高，碰撞电离系数的降低削弱了正反馈，电流不均得以缓解。
然而在电流集中的那段时间，Cell2中的寄生晶体管已经开启，造成器件损坏。
小结：
1、对TFP MOSFET，通过改变场板外接偏压来调节器件电荷，研究其对器件UIS能力的影响，
2、TFP MOSFET中，UIS能力与器件电荷之间的关系，可通过关断期间不同Cell之间的电流分配是否均匀来解释：
高电荷器件具备更强的亚雪崩倍增能力，加剧电流分配不均，在体电阻更大的元胞中导致寄生晶体管开启，器件因之损坏。
3、优化体区接触、降低并均匀体区电阻，可有效抑制关断过程中倍增效应引发的正反馈机制，从而提升器件UIS能力。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
