摘要
在针对碳化硅的各种新型封装的研究中，集成器件栅极驱动、瓷片电容的封装形式能够大幅减小功率回路以及驱动回路寄生电感，有助于实现碳化硅器件的快速开关，低延时控制，进而减小损耗，提升频率和装置的功率密度。本文以小功率碳化硅集成封装模块为研究对象，分别从模块的热、电及保护控制三方面出发，针对其中的若干关键问题进行了研究分析。
模块的热性能与其损耗密切相关。在集成模块的所有损耗中，开关损耗计算最为复杂。碳化硅集成功率功模块结构紧凑，传统的基于准确测量开关波形并计算损耗的方法难以实现。因此，本文基于实际电路中的寄生电感参数、驱动电压、电阻以及器件的转移特性、寄生电容等参数建立动态开关模型来实现损耗的快速评估。在建模过程中，充分考虑了SiC MOSFET在高漏源电压（vds）下受短沟道效应影响的转移特性以及动态开关过程中反向传输电容特性。通过设计测量电路对其进行了测量并对比了他们与传统数据手册中数据的差别与影响，最终得到的修正模型能够更加准确地预测器件的开关波形，并且极大地提高了损耗评估的准确性。
在模块电性能方面，碳化硅集成功率模块内部的复杂电磁环境，在开关过程中对驱动会产生干扰，影响正常工作。器件开关过程中，桥臂中点处极大的dv/dt通过敷铜陶瓷板上下铜层之间的寄生电容耦合到模块的的驱动芯片输入端，易造成器件的误开关动作。本文针对这些干扰问题进行了建模分析，根据建模的结果可知这些干扰在开关速度达到一定程度时会导致诸如误开通或者桥臂直通等问题。本文根据干扰模型提出了一系列的干扰抑制方案并对其效果进行了对比。其中引入屏蔽层的方法能够完全消除dv/dt带来的干扰影响，同时不影响器件的正常开关速度。
为进一步提升碳化硅集成功率模块的工作性能与可靠性，本文探索了在模块内部集成电流采样的可行性。本文利用隧道磁电阻（TunnelMagnetoresistance,TMR）传感器的小尺寸、高带宽、低延时等特性，对其在集成模块中的应用进行了分析，以期实现模块内部在短路保护、过流检测以及峰值电流检测等方面的快速响应。在实际应用过程中，被测电流变化时产生的磁场会在TMR输出回路上产生感应电动势，而且被测电流导线中的电压波动会以电场的方式通过空间电容耦合到TMR内部。两者均会干扰电流采样。通过理论分析与实验验证，建议在应用TMR时应尽量减小回路面积并尽可能提高信噪比，还建议TMR布局在电位变化较小的导线附近并添加梳状地屏蔽层以减小干扰的影响。本文将优化后的TMR采样方案应用于图腾柱PFC的电流过零检测（ZeroCurrentDetection，ZCD），TMR采样波形能够准确地反映被测电流大小，并在全电压范围内能够实现续流管零电流关断。最后采用优化后的TMR在碳化硅集成功率模块进行了电流采样实验，从双脉冲到buck电路连续工作模式，该方案均能准确测量所在位置器件电流大小，为在碳化硅集成功率模块中集成电流采样功能提供了设计参考。
第一章绪论
本文首先介绍碳化硅（SiC）器件封装的研究背景。在此基础上针对碳化硅器件的封装进行了详细的研究综述，并特别针对现有的碳化硅集成功率模块（IPM）进行了调研分析。最后介绍了本文的主要研究内容。
1.1研究背景
能源是经济社会发展的重要物质基础。随着人类社会的高速发展，依赖传统化石能源的经济发展模式给全球带来了严重的环境问题，威胁人类生存。为实现经济社会的可持续发展，世界各国已经开始高度关注该问题并出台了一系列相应方案措施来应对这一挑战。我国作为目前世界上最大的碳排放国家，能源清洁低碳转型要求紧迫。中国力争于2030年前达到二氧化碳排放峰值，努力争取2060年前实现碳中和。2020年12月12日，习近平总书记在气候雄心峰会上进一步宣布，到2030年，我国单位国内生产总值二氧化碳排放将比2005年下降65%以上，非化石能源占一次能源消费比重将达到25%左右，风电、太阳能发电装机总量将达到12亿千瓦以上。除大力发展新能源发电产业之外，各国也正极力推动新能源汽车的发展并制定了禁售燃油车的长期计划。借助新能源的蓬勃势头，电力电子技术也得到了广泛应用和发展。
目前纯电动汽车呈现迅猛发展趋势，为提高电动汽车的续航里程，一方面可以提高电池母线电压（400V母线提升至800V母线）以减小逆变器工作的电流大小，提升系统效率；另一方面可以增加电池容量。电池容量增加的同时，为减小用户充电时间，可以采用增大车载充电机功率密度和直流快充等方案。相比于Si器件，SiC器件在低导通电阻、耐高压、耐高温、高频等方面具有显著优势。针对电动汽车的里程焦虑问题，SiC器件可提供极好的解决方案，实现电动汽车电控系统以及充电系统的显著提升。目前，丰田、特斯拉、比亚迪等厂商已经将SiC器件用于电动汽车逆变器当中。据估计，SiC汽车市场有望以38%的复合年增长率在2025年达到15.5亿美元[3]。此外，考虑到充电设施以及新能源产业等方面，SiC的总市场份额有望于2025年达到25.6亿美元[3]。。
1.1.1SiC功率器件的应用
SiC器件的市场预期分解如图1.1所示。据预测，SiC总的市场份额将由2019年的5.41亿美元以年均30%的速度增长到2025年的25.6亿美元，其中新能源汽车占据60.6%的比例，另有8.8%是新能源相关的充电设施基础建设。此外，SiC器件在光伏储能、电源、电机驱动等领域也有广泛应用。
目前，比亚迪，特斯拉，丰田等汽车厂商已有搭载SiC MOSFET的乘用车上市。图1.2(a)为特斯拉Model3型电动汽车的逆变器，采用STmicro公司的SiC MOSFET，图1.2(b)为比亚迪汉EV中采用的SiC三相逆变功率模块。早于2014年，日本丰田汽车公司即宣布研制全碳化硅器件的电动汽车功率控制单元（PCU），如图1.2(c)所示，得益于SiC器件的高频低损特性，预期目标为使SiCPCU相比于SiPCU体积减小80%。此外，受电动汽车空间大小限制，其配备的车载充电机（OBC）对功率密度较为敏感。而SiC器件高频低损的优良特性能够大幅提升车载充电机的充电效率和功率密度。因此，SiC器件在车载充电机领域也有广阔的市场前景。目前，各大厂商已经在研发SiCOBC的相关产品，如Rohm公司和中国联合汽车电子系统有限公司（UAES）在上海成立SiC技术联合实验室，其采用SiC的车载应用已于2020年成功投入量产，STmicro已开始为雷诺-日产-三菱（联盟）提供SiC芯片用于车载充电机的研发等。
除在新能源汽车领域内，在中小功率应用场合，SiC MOSFET也逐渐得到推广应用。如三菱、英飞凌纷纷推出全SiC MOSFETIPM（集成功率模块），广泛应用于空调、冰箱、洗衣机等家电和工业电机控制领域。
1.1.2、SiC MOSFET在实际应用时存在的问题
目前市场上的SiC开关器件主要为SiC MOSFET。得益于宽禁带材料优势，其更适宜应用在高压领域，取代现有设备中普遍使用的SiIGBT。相比于同等电压、电流等级的SiIGBT，SiC MOSFET具有更小的寄生电容参数；同时，作为单极性器件，SiC MOSFET在关断时没有拖尾电流。因此，SiC MOSFET开关损耗更小，能工作在较高的开关频率以减小无源器件体积，提升电力电子装置的功率密度。
相比于SiIGBT，SiC MOSFET因为具有更小的内部寄生电容，可以实现器件的快速开关，其开关时间仅为十几纳秒甚至小于十纳秒。极速的开关速度带来极大的di/dt和极大的dv/dt，进而引起器件开关过程中的振荡、电压电流过冲、串扰以及电磁兼容等一系列问题。因此，SiC MOSFET在开关过程中，对于电路中的寄生电感、电容参数等极其敏感。在实际应用过程中，人们需要注意合理安排芯片布局，减小回路寄生参数。目前SiC MOSFET的封装主要沿用传统Si器件封装技术，由封装带来的寄生参数往往限制了整体系统电路寄生参数的优化。为保证电路的安全可靠工作，人们常通过减慢开关速度，降低开关频率等方式来减小器件的电流电压应力，减少电磁干扰问题，无法充分发挥SiC MOSFET快速开关的器件优势。
除开关速度快，SiC器件还适合在高温环境中工作，目前实验测得的SiC器件的工作温度可以达到300℃以上。而传统Si器件工作温度一般在150℃以下，其相应的封装材料及结构也只保证150℃以下工作的可靠性。在SiC器件高温应用场合中，传统封装材料的可靠性将急剧下降。解决这一问题的关键在于找出适宜高温工作的封装材料并使封装中不同材料层之间的热性能尽量匹配。此外，如何进一步提升封装的散热性能也是SiC MOSFET可靠稳定工作以及提升系统功率密度的一大关键。
1.2、SiC功率器件封装综述
目前SiC功率器件目前主要沿用传统Si器件的封装形式，单管芯片普遍采用TO系列封装，模块采用叠层结构封装等。随着人们对SiC器件特性的深入理解，各种改进型以及新型封装方式被提出以匹配SiC器件的高速开关，高温工作等需求。
1.2.1传统功率器件封装
如图1.3所示为采用传统封装形式的SiC MOSFET单管芯片以及模块的示意图。图1.3(a)为目前单管芯片常用的TO-247-3封装，通过锡膏将芯片背部和金属框架连接，正面栅极和源极电极通过铝线键合工艺连接至相应引脚。该封装技术工艺成熟，可沿用传统Si器件封装生产流程，成为目前厂商采用的主流封装方式。但该封装方式体积大，金属键合线、封装引脚以及PCB布局均会引入较大的寄生电感参数，大约在20~30nH。
图1.3(b)为功率模块的封装，图1.3(c)给出了其内部的层叠结构示意图。在模块中，芯片首先通过锡膏焊接在带有电气走线的敷铜陶瓷板（DBC）上，DBC再焊接在铜基板上以保证一定的机械强度，芯片上表面通过金属键合线同功率端子及驱动信号端子实现电气连接。受限于金属键合线、元件引脚以及多芯片单平面布局的封装形式，开关管换流回路较大，寄生电感参数大。较大的寄生电感参数会导致碳化硅器件在快速开关过程中产生较大的电压过冲，增加损耗以及加重电磁干扰等。
针对SiC MOSFET在实际运用中存在的问题以及传统封装的局限性，相应的改进型及新型的封装方式得到了人们越来越多的关注和研究。下面我们从低寄生电感设计、高温封装以及多功能集成等方面对现有碳化硅功率器件的封装方式进行梳理和总结。
1.2.2、低寄生电感、高温以及集成封装技术
寄生电感参数对于SiC MOSFET开关过程影响明显，文献[8-9]详细分析了各种寄生电感参数对器件开关特性的影响。以单个SiC MOSFET器件为例，可采用等效集总参数的简化形式给出其含有寄生电感参数的原理图如图1.4所示[10]。其中LG为等效栅极回路电感，LD为漏极电感，LS为源极电感，LCS为共源极电感（即驱动回路和功率回路共有的一段源极电感）。
LG主要影响栅极回路，容易造成回路振荡。SiC MOSFET栅极可靠性相比Si器件较差，目前商业产品的栅极极限电压值范围（-10V~+25V）远小同等Si器件（-30V~+30V）。一方面，SiCMOSFE跨导相比Si器件较低，为保证开通时较低的导通电阻，厂商通常推荐较大的正向开通电压（18V~20V）；另一方面，SiC MOSFET的栅极阈值电压普遍较低，而且随着温度上升有继续下降的趋势，为保证可靠性，厂商普遍推荐器件采用负压（-5V左右）关断。因此，栅极极限电压和工作电压之间裕量较小（5V左右），较大的LG带来的栅极电压振荡很容易造成开关过程中栅极电压超出极限电压，致使器件可靠性降低。因此，降低LG对于SiC MOSFET的栅极可靠工作至关重要。LD和LS存在于主功率回路中，主要影响主功率回路，造成开关过程中的电压电流振荡，增加开关损耗以及电压过冲。
LCS为栅极回路和主功率回路共有的一段寄生电感，因此，在开关过程中，主功率回路的di/dt在LCS上产生的感应电压会耦合到驱动回路。开通时，器件电流上升，在LCS上产生上正下负的电压，根据基尔霍夫电压定律，此时实际加在器件栅源两端的电压下降，等效产生了负反馈的作用。最后表现为器件开通速度减慢，损耗增加。同理，关断过程也可得到类似结论。此外，功率回路电流振荡在LCS上产生的振荡电压也叠加到驱动回路，叠加上LG的影响，驱动回路的振荡电压将更为严重，易造成器件栅极氧化层失效，损坏器件。因此，减小甚至消除LCS对于SiC器件的可靠应用十分关键。针对LCS的问题，目前器件厂商纷纷推出如图1.5所示的四引脚开尔文封装的分立器件，该封装从芯片表面单独引出驱动回路源极端子，避免了驱动回路同功率回路的直接耦合，极大程度减小甚至消除了LCS值，保证了SiC MOSFET在开关过程中栅极的可靠性以及损耗的降低。
A.单管翻转贴片封装
相关团队针对单管封装技术进行了新的尝试。阿肯色大学借鉴BGA的封装技术，提出了一种单管的翻转贴片封装方式，如图1.6所示。该封装通过一个金属连接件将芯片背部电极引到与正面电极相同平面位置，然后在相应电极位置上植上焊锡球。该封装方式消除了键合引线及引脚端子，相比于传统TO-247封装，体积减小了14倍，导通电阻减小了24%。该封装形式彻底取消了传统封装中普遍使用的金属键合线工艺，由该封装形式组成的半桥模块其功率回路寄生电感小于5nH，远小于分立器件的几十nH和传统模块的十几nH。
B.DBC+PCB混合封装技术
传统功率模块封装普遍使用DBC板实现功率芯片的电气连接、结构支撑以及散热。其制作工艺限定了功率芯片只能在单一的二维平面上布局电气线路，优化空间受限。根椐文献[10]的分析方法，这种封装方法往往导致模块内部换流回路面积大，因此寄生电感参数无法有效降低。针对DBC板的这种局限性，弗吉尼亚理工大学电力电子技术中心（CPES）、华中科技大学（HUST）等团队利用DBC和PCB两种工艺相结合的方式提出了一种混合封装的方式，如图1.7所示。该封装方式将功率芯片焊接在DBC板上实现芯片的机械、电气连接并保证较好散热性能，芯片上表面电极通过金属键合线连接到PCB板上。PCB板工艺成熟，其走线可以实现多层灵活排布，而且还可以实现无源电容元件等的焊接。该封装形式可以极大地减小功率芯片之间的换流回路面积，可将寄生电感参数控制在5nH以下，体积相比于传统模块下降40%。
柔性PCB结合银绕结工艺的封装形式也被用于某些商业模块中。如图1.8所示为Semikron公司利用SKiN封装技术制作的1200V/400ASiC功率模块。该技术采用柔性PCB板取代金属键合线实现芯片之间的电气互连，模块内部回路寄生电感小于1.5nH，开关速度大于50kV/μs，开关损耗相比于传统模块可降低50%。
C.芯片上表面平面互连封装技术
由图1.8可见，通过消除金属键合线，将芯片的换流路径从原来的DBC平面位置转变到与芯片垂直的方向上并限制在很小的PCB纵向厚度中，可以极大地减小换流回路的面积，进而减小封装中的寄生电感参数。除采用柔性PCB取代金属键合线之外，还可使用平面互连的方式来实现芯片上表面的电气连接。如图1.9(a)为三菱电机公司提出的端子直连（DirectBeamLeadBonding，DBLB）技术方案，采用铜端子取代传统金属键合线工艺来实现芯片上表面的连接。类似的还有IR提出的Cu-Clip方案以及SiliconPower公司制作的1200V/300ASiC模块中采用的连接方案。西门子公司提出了如图1.9(b)所示的SiPLIT技术，采用真空层压绝缘薄膜以及铜金属沉积的方法实现芯片上表面的平面型互连，减小了50%的寄生电感值。在这类封装方式中铜端子和芯片的接触面积大且均匀，相比于传统金属键合线封装，其芯片表面电流分布更加平均，带来了导通电阻的下降以及散热性能的提升，进而也保证了封装的可靠性，提升模块的使用寿命。
D.双面封装技术
芯片上表面平面互连的封装形式不仅有助于减小功率回路寄生电感参数，还增大了芯片上表面的连接面积，加强了封装的散热能力。与此类似的双面封装技术则充分利用封装中芯片上表面的接触面积，上下表面同时进行散热，极大地减小模块的热阻。这类封装体积小，目前常用于电动汽车内部IGBT模块的应用。SiC器件对于低寄生电感参数以及高功率密度的需求也使得双面散热封装技术成为SiC器件的一个重要的发展方向。如图1.10所示为一款典型的双面封装SiC模块，其封装结构如图1.10(b)所示。该模块为半桥结构，模块双面均采用DBC基板进行电气连接再焊接在液冷板上实现散热。在模块内部，桥臂上管芯片正面朝下，下管芯片正面朝上，这样布局使得功率回路由传统模块中的单面DBC二维平面分布转换到三维垂直平面分布。因为芯片厚度远小于芯片边长，所以功率电流回路面积被极大减小，使模块的封装寄生电感以及电阻分别减小到原来的1/3、1/10[26]。同时模块的热阻值也下降了38%。充分利用该双面封装垂直方向的灵活布局特点，通过调整续流二极管的位置，进一步减小换流时的功率回路面积，从而将模块的寄生电感参数值（实测）减小到3nH以下。
CPES针对10kV的高压SiC芯片开发了如图1.11所示的双面封装模块。该模块采用热循环性能比DBC更优秀的敷铝陶瓷板（DBA）作为绝缘基板。对于高压SiC器件，除需保证低寄生电感参数以及良好散热性能之外，还需要注意模块的电绝缘问题，因此铜钼铜（CMC）层压薄片被用于芯片和正面DBA之间实现电气连接并保证上下DBA板之间有足够的绝缘距离。为减小DBA板被强电场击穿的风险，模块将两层DBA板通过银烧结工艺结合在一起使用。图1.11(a)中，芯片底部DBA板中间层通过过孔连接到电压母线中点电压位置，能够有效减小DBA中最大场强值，保证绝缘可靠性。此时的中间层还起到了一定的电场屏蔽效果，使半桥模块在开关动作时产生的共模电流回流到模块内部，流出的共模电流减小到原来的1/10，减小了系统级的滤波器体积，提高了整体功率密度。模块采用圆柱状弹簧端子实现电路的输入输出以及消除尖端电场，并保证模块内部平面不同位置的压力平衡。考虑了弹簧端子的模块栅极回路电感参数仅为3.8nH，并且集成高压瓷片电容后，其功率回路寄生电感参数仅为4.4nH。该模块主要通过底部DBA板连接散热器进行散热，但也可以通过上表面进行散热（需要考虑端子位置以及散热界面的设计，较为复杂）。
压接方式也是一种双面封装技术，是一种通过外加压力而非焊接加金属键合线工艺实现的一种封装方式，在多芯片并联的大功率IGBT模块中常有使用，如Westcode公司以及ABB公司的压接模块。压接封装的主要优势为：无金属键合线，相比传统金属键合线的封装模块，其寄生电感参数更小；并联芯片之间寄生电感参数以及热阻分布比较均匀；可以实现双面散热；串并联实现十分方便，有利于电压电流的扩容。虽然压接封装有诸多优势，但对于SiC芯片，直接套用传统压接封装还存在一定的难度：一方面是因为SiC芯片面积较小，增加了压接的复杂性；另一方面，目前的压接封装寄生电感参数仍然较大，还不足以满足SiC器件的苛刻要求。提出了一种使用低温共烧陶瓷（LTCC）工艺和弹性压针（FuzzButton）实现压接的解决方案，如图1.12所示。FuzzButton是一种被压成圆柱形的镀金铍铜多股线。该模块使用LTCC陶瓷作为中介层，将FuzzButton嵌入到比其长度略薄一些的LTCC的陶瓷定位孔中，再将该其作为插入件压在SiC芯片上表面实现电气连接。LTCC陶瓷还可实现类似PCB的多层金属布线结构来实现电极的引出以及寄生电感参数的优化，如图1.12(a)所示。微通道散热的结构设计方案也可以集成到LTCC中用来实现模块的液冷散热。图1.12为多芯片并联的单管模块，如需组成桥臂，只需将两个单管简单重叠一起加压即可。该种封装的单管内部寄生电感参数仅为550pH，半桥模块寄生电感参数为4.3nH。另一种SiC压接模块的尝试是将SiC芯片嵌入铜母排当中，这种方式也能减小模块的寄生电感参数，如图1.13所示，母排之间使用PET（polyethyleneterephthalate，聚对苯二甲酸）进行绝缘。为实现压接芯片上压力的均匀分布和更好的散热效果，该模块使用了PEEK（polyether-ether-ketone，聚醚醚酮）的螺柱分布在芯片四周的排布方式，如图1.13(b)所示。测得的模块寄生电感参数为8.7nH，而且芯片热分布更加均匀，整个模块外表面温差小于1℃。压接模块对于压力以及机械结构、装置的精度要求较高，这两种SiC器件的压接方案是对新型封装方式的尝试，许多细节工作以及可靠性问题还有待进一步验证。
E.埋入式封装技术
在图1.13的压接模块中，因为功率芯片嵌入铜母线中，也可认为是一种埋入式的封装。如图1.14为一种为SiC设计的高温埋入式封装模块[36]，该封装首先在陶瓷片中使用激光开槽，然后将SiC芯片放入槽位，再用绝缘材料填充它们之间的空隙。接下来，先在SiC芯片表面溅射一层铜金属，然后通过掩膜图案和电镀工艺实现表面的铜金属化（铜金属加厚），最后进一步刻蚀出线路，芯片两面均采用该工艺实现器件的封装。运用该封装工艺的SiC二极管模块能正常工作在279℃并能测出器件的正向和反向特性。除此之外，成熟的PCB工艺也可以利用来进行埋入式封装的模块制作。图1.15给出了PCB埋入式封装的制作流程，首先将芯片通过银烧结工艺结合在PCB板上，再通过PCB层压工艺将功率芯片埋入环氧树脂中，最后通过过孔钻孔和电镀金属工艺实现芯片上表面的电路结构设计。图1.15(b)给出了应用该种方法制作的功率模块实物图。埋入式的封装技术能够充分利用模块的空间面积，并可以轻易的形成多层结构布线甚至三维立体封装，但由于目前PCB材料的散热性能较差，模块的散热优化问题以及模块的可靠性问题等还有待进一步验证。
F.三维（3D）封装技术
SiC MOSFET是垂直型的结构，漏极和源极分别位于芯片的下表面和上表面，如果简单地将两颗芯片上下重叠即可组成半桥结构的封装形式。三维（3D）封装技术利用这个特点进行封装应用设计，如TI（美国德州仪器）公司推出的3DBuck功率芯片。前面所述的压接封装技术可以直接通过单管串联叠加或者自身内部埋入功率芯片实现三维形式的封装。而PCB埋入式封装更可以借助成熟工艺实现三维封装技术，图1.16为采用PCB封装工艺设计的SiC MOSFET半桥模块。该模块可以轻松实现功率器件栅极驱动的开尔文连接以消除共源极电感的影响，其布局极其紧凑，功率密度极高，封装寄生电感参数约为0.25nH。
表1.1对目前SiC MOSFET的典型封装的寄生电感参数做了简单的归纳总结。SiC封装的首要问题是减小寄生电感参数，如消除金属键合线，利用PCB灵活布线工艺的优势等。多种封装方式为SiC MOSFET的应用提供了参考方案，但还需对工艺的复杂性以及长期工作的可靠性问题进一步研究验证。
G.高温封装技术
SiC MOSFET的一大优势是其耐高温的工作特性。理论上，其最大工作温度可达600℃。在实际工作时，考虑芯片自发热引起结温上升后，温升导致导通损耗增加，进一步引起结温继续上升，如此正反馈的情况下其最大稳定工作结温仍可高达200~400℃。而Si器件的工作温度不超过175℃，相应的焊锡等封装材料的工作温度也和Si器件相当，不适宜200℃以上高温工作。此外，封装中不同材料之间热膨胀系数（CoefficientofTemperature，CoT）存在差异，随着工作温度的升高，由热膨胀系数失配引起的热应力也将增大，对于整个封装的高温可靠性提出了很大的挑战。
传统模块通常采用粗铝线作为芯片的连接键合线，铝与DBC铜层以及芯片表面之间的热膨胀系数差异较大，模块工作时长时间的温度变化造成的铝键合线处失效问题，是功率模块失效的最主要表现。为提高模块高温工作时的可靠性，可采用铜线替代铝线进行键合以消除不同材料之间CoT失配的问题。而且铜线电阻率低，也能减少总体损耗，减少键合线温度的上升。铜线键合还需要结合芯片表面铜金属化处理来进行。此外，铝带，铜带的连接工艺因具有更大的载流能力、更好的功率循环以及散热能力，也有望为碳化硅提供更好的高温封装解决方案。图1.17分别为铜键合线以及铜带的连接方式。类似的，前述芯片上表面平面互连以及双面封装等结构方式则彻底消除了金属键合线的连接，也适合于碳化硅器件的高温封装应用。
在除压接模块的传统封装中，焊锡或锡膏常用于芯片与DBC的连接，焊接工艺成熟且简单。通过调整焊锡成分比例，改进锡膏刷技术，真空焊接减小空洞率以及添加还原气体等可实现极高质量的连接层。但传统锡膏焊接工艺也存在一定的局限，如热导率低（~50W/(mK)），且会随温度变化，导致模块热阻也随之改变。此外，随着长时间的温度循环，热应力带来的焊锡层失效问题也是制约模块高温工作可靠性提升的瓶颈。近些年来，银烧结技术逐渐引起了人们的关注。银烧结工艺通常是将银粉颗粒与有机溶剂混合成银浆焊膏，再印刷到DBC板上，通过预热除去有机溶剂，然后加压烧结实现芯片和基板的连接。为降低烧结时所需的温度，一种方法是增大烧结时施加的压力，这增加了相应的设备成本，而且加压过程中容易造成芯片损坏，对工艺参数要求较高；另一种方法是减小银颗粒的体积如采用纳米银颗粒取代微米银，但颗粒加工成本会有所提升。所以很多研究工作继续针对微米银颗粒的银浆烧结工作进行研究以得到合适的烧结温度、压力、时间参数等。如图1.18所示为一些典型焊锡和烧结银材料的热导率及其工作温度对比图，从图中可知，烧结银的导热系数可达200W/(mK)。烧结温度只需200~300℃，烧结完成后可工作在300℃以上而不发生熔化（熔点900℃），因此需要多次烧结步骤的模块不会发生烧结层的再熔问题。这些特性使得烧结银工艺非常适合碳化硅器件的高温封装连接。
金属陶瓷板与基板是功率模块电路走线布局与机械支撑的主要部件，也是功率模块热
绝缘陶瓷材料需要和金属（如铜、铝等）结合形成金属陶瓷板才能实现与功率芯片的连接以及布局走线，其中DBC（直接敷铜）板已广泛应用于功率模块的封装应用当中。以制作Al2O3DBC板为例进行分析，需要在含氧的氮气氛围中加热至1066℃左右，利用生成的共晶液相润湿相互接触的铜箔和Al2O3陶瓷表面，同时铜箔还与Al2O3发生反应，生成Cu(Al2O3)2、Cu(AlO2)等复合物充当共晶钎料，使两者牢固地结合在一起。在DBC工艺技术基础上，进一步发展起来的AMB（ActiveMetalBrazing，活性金属钎焊）工艺利用钎料中含有的少量活性元素Ti、Zr与陶瓷反应生成能被液态钎料润湿的反应层，从而实现陶瓷与金属接合的一种方法。AMB板是靠陶瓷与活性金属焊膏在高温下进行化学反应来实现结合，因此其结合强度更高，可靠性更好。如图1.19为典型的DBC与AMB覆铜陶瓷板的对比图，DBC工艺简单，成本低，但铜与陶瓷接合界面应力大，容易产生空洞，而且接合层可靠性较低，而AMB板在界面应力、空洞率、接合层可靠性方面均优于DBC，因此也更适合碳化硅的高温封装应用场合。但AMB工艺过程步骤较多，成本较高，所以该工艺更适合制备在电动汽车、动力机车中使用的模块封装用陶瓷覆铜板。
如表1.3所示，铜（Cu）作为固定用的基板材料热导率最高，但其热膨胀系数较大，远大于陶瓷板材料，在高温工作时热应力较大。铝（Al）作为基板材料，成本低、密度低、可显著降低整体价格与重量，但其在热导率及热膨胀系数匹配方面均表现较差。铜基合金如Cu/Mo，Cu/W，Cu/C等在热导率和热膨胀系数方面性能均较为优越，但其密度与成本均较高。AlSiC在成本、密度以及热膨胀系数等方面均十分理想，但其缺点在于热导率没有纯铜材料高。所以在具体选择时需根据实际需要进行分析。基板主要起到的是机械支撑的作用，用于固定绝缘陶瓷板，而且基板会增加模块的整体热阻。在保证一定机械强度以及模块安装需求的情况下可取消基板，一方面可以节省成本，另一方面也可以减小热阻。如英飞凌等公司推出的无基板模块或直连散热器封装模块。
H.封装集成技术
碳化硅器件的出现推动着电力电子继续朝小型化的方向发展，其集成化的趋势也日渐明显，例如瓷片电容集成、驱动芯片集成、传感器集成、散热器集成、PCB集成等。
低电感封装设计对于充分发挥碳化硅器件的快速开关特性，减小损耗十分关键，除前述采用的先进封装结构形式外，还可以通过集成解耦瓷片电容的方式来减小功率回路的寄生电感参数，抑制开关时的电压过冲现象。目前MLCC瓷片电容的高温工作可靠性不足，商用高温瓷片电容最高工作温度低于200℃，而且价格较高，因此目前集成瓷片电容的封装方案还无法实现高温场景的应用。
驱动芯片集成技术能够极大地减小驱动回路寄生电感参数，减小驱动电压信号振荡问题，保证电路工作可靠性。三菱、英飞凌等公司均发布了SiCIPM（集成功率模块或者智能功率模块），如图1.20所示为英飞凌推出的1200VSiCIPM实物图及其相关原理框图。该IPM主要用于如加热电器、空调等电机驱动控制，集成了6颗1200V/45mΩSiC MOSFET以及一颗6通道SOI（Silicon-on-insulator）栅极驱动芯片，大小仅有36mm×22.7mm×3.1mm，最大功率可达8kW。TI（美国德州仪器公司）为GaN芯片提供了集成栅极驱动器以及相关保护功能的解决方案，极大地减小了驱动回路的寄生电感参数，保证了GaN开关的稳定性。除采用封装集成的方法，器件厂商以及相关研究人员也考虑采用片上集成驱动的方法，如纳微半导体（Navitas）已经发布了相关片上集成驱动的GaN芯片并已用于手机快充等相关设备。图1.21所示为日本产业技术综合研究所采用CMOS工艺在SiC晶圆上完成了驱动芯片与功率MOSFET的集成，实现了1500V的阻断电压以及600V/10A的动态开关过程，开通和关断时间分别为24ns和28ns，开关电压波形基本无振荡现象。
传感器集成在IGBT芯片中比较常见，富士电机公司采用片上集成的方法将温度检测、过流检测、过压检测等均设计在IGBT芯片内部，取得了较好的结果并在其产品中应用。目前针对SiC MOSFET也有相关研究进行了尝试，如片上集成温度传感器等。除片上集成，目前模块内部会采用集成NTC电阻的方式来监测模块温度，近似得到模块内芯片工作时的温度状况。由于通常的电流传感器存在体积大，由此带来的电路布局会增大寄生参数等问题，目前还未得到广泛应用。
散热集成技术可以有效减小模块热阻，如前述英飞凌等公司推出的无基板模块或直连散热器模块。为进一步增加碳化硅模块的散热性能，还可以将液冷散热通道集成在散热器上。更进一步可直接在芯片层级制作散热的微通道，通过液冷的方式直接将芯片的热量带走，其热通量可高达1.7kW/cm2，能够极大地减小散热系统所需的体积，提升系统功率密度。
PCB集成工艺采用成熟的印刷电路板设计工艺，可通过埋入式的封装方式将功率芯片嵌入PCB板中，并在PCB外层布局瓷片电容以及驱动电路等。
1.2.3SiCIPM（集成功率模块）及其关键问题
A.SiCIPM（集成功率模块）
如前所述，为充分发挥SiC MOSFET快速开关性能和工作可靠性，工业界和学术界提出了各种新型封装方式、进行了封装材料研究以及集成功能的探索。
在众多的封装形式中，集成功率模块（IPM，IntegratedPowerModule），或者称为智能功率模块（IPM，IntelligentPowerModule），将功率芯片和驱动芯片集成在同一封装中，布局紧凑，可以极大地减小驱动回路寄生电感参数，保证功率器件开关的可靠性。此外，在SiCIPM中，驱动芯片通常还设计了过温保护、过压保护、以及故障报警等功能，并留有过流保护接口。SiC MOSFET开关速度极快，短路电流过冲大，短路耐受时间短[70]，温度上升快速，因此集成这些电路保护功能能对电路故障做出快速响应，保证电路正常工作并延长模块使用寿命。
IPM的发展可追溯至上世纪80年代中后期至90年代初期，随着家电中压缩电机等对功率芯片性能及可靠性的要求逐渐提升，基于IGBT的IPM模块应运而生。此后，随着芯片与封装技术的进步以及应用的推广，IPM模块开始广泛用于家电电机驱动、光伏以及工作控制等领域。而且随着功率容量的提升，在新能源汽车电驱领域IPM也有一定的应用前景。目前市场上的IPM主要以IGBT为主，三菱电机、富士电机、英飞凌、罗姆、Vincotech、中车等公司均推出了相关产品，也有部分厂商如三菱电机、英飞凌等推出了基于SiC MOSFET的IPM。
图1.22为三菱电机公司的SuperMiniDIPIPM（超迷你双列直插智能功率模块），应用场景为家电设备中压缩机的电机驱动。在该模块中，6颗SiC MOSFET组成三相逆变桥，其中所有桥臂上管共同连接直流正母线（如图中P引脚所示），桥臂中点（U、V、W）以及桥臂下管源极（NU、NV、NW）分别引出，用于连接驱动电机以及外接电流采样电阻等。该SiCIPM集成了分别有三路输出的低压驱动芯片（LVIC）和高压驱动芯片（HVIC），用于控制三相逆变桥臂的下管以及上管。在HVIC旁还通过封装的方式集成了三路自举二极管为对应的上管驱动芯片单元供电，因此只需为IPM提供单一辅助供电，极大地简化了系统设计。在LVIC中，还设计了相应的供电电压欠压保护、短路保护、过温保护等功能，在出现故障时可输出故障信号给控制器作出相应的调整。
图1.20中英飞凌给出的SiCIPM方案则略有不同。英飞凌采用SOI工艺将SiC MOSFET三相逆变桥臂6个开关管的驱动以及为上管驱动供电的自举二极管均集成在单颗芯片中，并且在单颗芯片中提供了供电电压欠压保护功能，还留有引脚分别用于过流检测和故障信号输出。该驱动芯片还设计了防止桥臂直通的保护功能，当输入信号发生错误或者受到干扰导致上下管均出现开通信号时会优先保持最先开通的管子而忽略互补管的开通信号。用于实现过温保护功能的热敏电阻则集成在驱动芯片旁并给出输出引脚，这与三菱电机通过在LVIC片上集成热敏电阻的方案略有不同。其他公司的IPM内部芯片元件结构组成与以上两家公司大同小异。测试结果表明，SiCIPM相比于同封装形式的SiIGBTIPM模块，其开关损耗可减小76%，因此，SiCIPM可以工作在更高的开关频率以提升整体逆变系统的小型化程度。
图1.23为三菱电机SiCIPM的封装内部布局设计。经过数代工艺的改进，其芯片互连如图1.23(a)中所示，功率芯片与驱动芯片、自举二极管分别焊接在相应的金属框架上，并且为进一步减小封装面积，在该IPM模块中采用金线键合工艺直接实现功率芯片与驱动芯片的连接。如图1.23(b)所示，功率芯片驱动信号的中间走线被取消，有效地减小了整体的封装面积，也为后续集成更多功能提供了空间。在图1.23(a)所示的封装设计中，功率芯片所在铜框架层通过一层高导热系数的绝缘树脂片与外部散热金属片相连接，最后通过环氧树脂塑封工艺完成模块的定型。而英飞凌的SiCIPM内部布局设计如图1.24所示，其功率芯片的焊接基板采用DBC板，能够保证足够的散热能力以及电气性能。该SiCIPM的驱动芯片以及热敏电阻则焊接在单独的PCB板上，再采用铝线键合工艺实现功率芯片与输出端子以及驱动板的连接，最后使用环氧树脂塑封工艺完成模块的定型。
SiCIPM目前主要用在商业产品的电机驱动当中，如风扇电机，空调压缩机，泵机等应用场合，所以其主要电路结构为三相逆变电路。此外，还有针对光伏系统设计的SiIGBTSiCSBD混合IPM模块，如图1.25所示。SiCSBD的应用，极大地减小了IPM中反向恢复引起的损耗，兼顾了成本以及系统效率。
三菱公司在其IGBT三相逆变IPM的基础上，进一步推出了集成更多功能的模块DIPIPM+。如错误!未找到引用源。所示，针对一些小功率工业应用中对系统尺寸有严格限制的场景，该CIB（Converter-Inverter-Brake）型IPM集成了三相整流二极管以及用于电机制动时能量回收用的Brake电路。对比传统模块或者分立元件搭建的系统，使用该IPM的主电路板PCB面积可减小50%。
B.SiCIPM的若干关键问题
现有的SiC MOSFETIPM封装形式基本沿用传统SiIGBTIPM的封装方法。首先SiCIPM没有集成内部瓷片解耦电容，只能通过外部就近连接高频解耦电容，如图1.27所示中#5所示，在解耦电容和三相桥之间还串有采样电阻，如此必然导致功率回路寄生电感参数的大幅增加。如前所述，对于SiC MOSFET，在开关过程中器件di/dt极大，功率回路寄生电感会导致诸如电压过冲，损耗增加等问题。其次，随着SiC MOSFET开关频率的增加，驱动芯片的损耗也必然增加，其散热需进一步加强。为进一步优化上述两个问题，可采用将驱动芯片、高频瓷片电容同碳化硅功率芯片集成在同一块DBC上的封装方法。瓷片电容靠近功率桥臂以减小功率回路寄生电感参数，驱动芯片利用DBC的高导热性能增强散热能力，如图1.28所示。
图1.28所示的SiCIPM集成度极高，其低寄生参数与优秀的散热性能是确保SiC MOSFET快速开关、高频低损特性充分发挥的关键。但随着功率模块集成度地提高，在模块的设计与应用中仍存在一些关键问题有待进一步优化与解决。
瓷片解耦电容的集成减小了SiCIPM中功率回路寄生电感，但同时也限制了器件电流的准确测量。对于应用端，在系统设计时需要评估功率器件的开关损耗（特别是在高频开关时）以便于后续的散热系统设计与方案优化。当SiCIPM中器件电流无法准确测量，传统的双脉冲测量器件电压电流波形计算损耗的方案此时也就无法实施。为此，可通过建立SiC MOSFET开关过程的模型来计算出器件的损耗。在模型准确的情况下，实际应用只需代入具体的电路参数与器件参数便可方便地得到器件在特定工况下的开关损耗，进而进行热设计。但可惜的是，目前的开关损耗模型大多基于或者依照硅器件的特性参数来进行分析，没有有效结合SiC MOSFET的实际器件特性参数，因此存在普遍的模型不准确的情况。因此，建立针对SiC MOSFET特性的精确开关损耗模型对于SiCIPM后续应用中的热设计具有重要意义，这是目前SiCIPM的一个关键问题。
集成瓷片解耦电容的SiCIPM也给其过流检测功能带来了极大的挑战。传统IPM集成的驱动芯片虽然带有过流检测的端子，但其过流或者短路保护所需的采样信号需要外接采样电阻来实现，如图1.27所示，#6位置为三相桥臂下管源极所连的采样电阻，控制信号与功率电路在#7位置单点接地以减小主功率电流对控制电路部分的干扰。根据该SiCIPM应用设计手册上的设计方法，采样电阻阻值需选为10mΩ（SiC MOSFET导通电阻典型值为45mΩ）。如果该IPM工作在其最大负载电流，在考虑了安全裕量以及高温降额的情况下，单颗电阻上的损耗可达3.2W，三颗电阻损耗接近10W，这不仅对电路的效率产生影响，而且对系统的散热设计也提出了更高的要求。采样电阻的散热需求需要大的封装与保证（如2512，6.4×3.2mm2），不适合再集成在SiCIPM中。目前一些IGBT芯片将一定比例的元胞单独引出得到与主元胞按比例缩小的电流再进行电阻采样，经过换算即可得到IGBT实际电流大小并采取相应的保护动作，如图1.25中IPM下管所示。这种方法可以有效减小采样电阻的损耗及体积，提升整体效率，便于集成，但对芯片设计要求高，特殊的制造工艺也增加了成本。目前暂时没有类似这种片上预留电流采样元胞设计的碳化硅商业产品。SiC MOSFET相比于SiIGBT开关速度更快，对电路中寄生电感参数十分敏感，极易造成开误动作等问题，而且SiC MOSFET短路承受能力远小于SiIGBT。因此，如何进一步集成小体积、低损耗、采样精确、响应迅速的电流检测方案也是目前SiCIPM目前面临的一个关键问题。
在SiCIPM中，功率芯片高速开关过程中的dv/dt和di/dt造成了内部恶劣的电磁环境，特别是当驱动芯片与功率芯片共用DBC散热时，模块内部的空间耦合参数会带来一定的耦合干扰问题。如何分析内部的干扰问题并据此建立模型指导模块的设计也是目前SiCIPM目前面临的一个关键问题。
以上三个SiCIPM的关键问题分别属于热评估设计、电流采样与保护、电磁干扰三个方面，是确保模块高效可靠工作不可回避的问题。本文是对SiCIPM的初步探索，所以先以单管芯片（无器件并联）设计的半桥结构为例进行分析，因此属于小功率等级。半桥功率模块属于最基本的结构单元，后续可在本文研究基础上，通过器件串并联设计更高功率等级的模块。
1.3本文的选题意义及主要研究内容
1.3.1本文的选题意义
世界气候变化形势严峻，全球针对气候变化问题正在出台各项措施来减少碳排放，我国也宣布了“碳达峰”和“碳中和”的双重目标。光伏、风能、新能源汽车等清洁能源相关产业的发展将有效助力节能减排的实施。这些产业离不开电力电子技术的进步和广泛应用，而电力电子技术应用的核心则是功率器件。SiIGBT器件经过几十年的发展，其性能已经被开发到接近极致，受硅材料的性能限制，难以再大幅提升器件性能。而SiC MOSFET作为宽禁带材料器件的一种，其栅氧电压控制以及单一截流子的器件特性使得其越来越受到用户的青睐。而宽禁带材料自身的天然特性决定其仍有较大的提升及发展空间，为电力电子应用的性能提升提供了极大的可能。
随着SiC MOSFET器件工艺的成熟、可靠性的不断提升以及生产成本的下降，其应用越来越普遍，应用市场逐步扩展。SiC MOSFET快速开关优势在应用中的发挥还需要封装作为桥梁来实现，但目前大部分应用采用的仍然是传统封装，并不能够充分发挥其高温、高频等优势特点。例如，用户在使用SiC MOSFET过程中往往受封装寄生参数太大的影响，选择降低器件开关速度，减小器件开关频率等方式来减小电压电流振荡，降低损耗，缓解电磁干扰，保证系统稳定等。此外，SiC MOSFET能够工作在200℃的高温环境下，适于某些对温度要求高的应用场合，如航空航天、石油钻井、电动汽车等领域。传统封装材料普遍以适配Si器件175℃以下应用场合，高温工作时可靠性将急剧下降，因此，高温封装的研究也将是SiC MOSFET的重点之一。随着系统功率密度的不断增加，特别是新能源汽车等对装置体积和功率等级要求较高的应用场合，模块布局越来越紧凑，需要在更小的空间内实现完整的器件功能及保护控制，因此，将驱动、保护电路甚至散热等功能集成在封装内部的需求也逐渐突现。
针对SiC MOSFET封装的一系列应用需求，各种新型封装形式纷纷涌现，这些封装均旨在减小封装寄生电感参数，提升散热性能、提升系统应用可靠性等。通过集成高频瓷片电容可以在模块内部实现开关时刻电流的高频解耦，减小回路寄生电感参数。SiC MOSFET对于栅极驱动电压的苛刻要求决定栅极驱动回路的寄生电感参数越小越好，因此集成栅极驱动芯片于模块内部以便最大程度减小栅极驱动回路面积是SiC MOSFET实现高频快速开关的有效保证。因此，SiC集成功率模块十分契合SiC MOSFET对低寄生电感参数的需求。在此基础上，还可在模块内部集成更多功能，如保护、检测、散热等，真正实现智能化的集成功率模块。
本文以小功率SiC MOSFET集成功率模块为研究对象，结合SiC MOSFET实际器件特性，研究了集成高频瓷片电容、驱动芯片的集成功率模块中功率器件的开关损耗的精确评估问题，针对集成驱动后模块内部的电磁干扰现象进行了分析，并探索了在紧凑的集成功率模块内部集成电流采样进行控制和保护的可能性。该工作对于SiC MOSFET集成功率模块的理论设计，实际应用等都有重要的参考价值。
1.3.2本文的主要研究内容
本文的研究对象为集成驱动芯片以及瓷片电容的小功率SiCIPM。SiCIPM体积小，密度高，散热设计是确保其正常工作的关键，而散热设计的基础在于模块损耗的准确评估，因此本文第二章针对SiCIPM的损耗精确评估进行的研究；此外，SiCIPM驱动芯片紧靠功率芯片，内部电磁环境复杂，易造成驱动干扰，因此本文第三章针对其内部驱动干扰的关键问题进行建模分析；在解决了热损耗评估与电磁分析的基础上，为进一步提升模块工作性能与可靠性，本文第四章探索了在模块内部集成电流采样方案的可行性。各章的主要内容如下。
第二章从高功率密度变换器系统热设计的需求出发，指出其关键在于模块内部损耗预估的准确性。由于SiCIPM布局紧凑，通过测量器件电压、电流波形计算损耗的传统方法无法适用。本章利用SiC MOSFET数据手册中的器件转移特性与寄生电容参数等建立动态开关损耗模型的方法来实现其开关损耗的高精度快速估算。在建模过程中发现SiC MOSFET在高漏源电压（vds）下比低vds下能导通更大的电流，还发现在开关过程中SiC MOSFET的反向传输电容值要显著大于数据手册中的电容-电压（C-V）特性曲线。针对这些问题，本章设计测试电路测量不同vds电压下SiC MOSFET的转移特性曲线以及动态开关过程中的反向传输电容曲线并将其代入模型中，得到的模型电压、电流波形和实验波形具有极高的一致性，实现了器件开关损耗的高精度评估。
第三章针对SiCIPM内部复杂的电磁环境对其内部驱动信号产生的干扰问题进行了分析。本章首先根据模块内部结构对干扰产生的路径进行建模，证明由下管关断引起的桥臂中点电位正向跳变会通过DBC上下铜层间寄生电容耦合到驱动芯片输入端引脚，导致下管的误开通。而由上管开通引起的桥臂中点电位正向跳变则可能导致桥臂直通。本章基于干扰回路模型，从电磁干扰三要素出发对其可能的抑制方法进行了分类对比。此外，还提出了在上下管驱动芯片输入端均添加屏蔽层的思路，从根源上彻底解决该干扰问题以保证模块工作的稳定性。该章的分析可作为SiCIPM内部类似干扰问题的参考依据，为模块设计与优化指明了方向。
第四章针对SiCIPM集成电流采样功能应用于保护控制进行了研究。本章对比了现有的电流检测方案，发现隧道磁电阻（TMR）传感器在体积、带宽等方面十分适合在SiCIPM进行集成。在实际应用过程中，被测电流变化时产生的磁场会在TMR输出回路上产生感应电动势，而且被测电流导线中的电压波动会以电场的方式通过空间电容耦合到TMR内部。两者均会干扰电流采样。通过理论分析与实验验证，建议在应用TMR时应尽量减小回路面积并尽可能提高信噪比，还建议TMR布局在电位变化较小的导线附近并添加梳状地屏蔽层以减小干扰的影响。本章将优化后的TMR采样方案成功地应用于图腾柱PFC的电流过零检测（ZeroCurrentDetection，ZCD）。最后采用优化后的TMR在碳化硅集成功率模块中实现了电流精确采样，为在碳化硅集成功率模块中集成电流采样功能提供了设计参考。
第五章对全文进行了总结归纳，并对未来SiC MOSFET的进一步集成应用工作进行的展望。
第二章SiC MOSFET的精确开关动态损耗模型
为减小SiC MOSFET的封装寄生电感参数，保证器件开关速度，减小开关损耗。本章首先设计了一款SiC MOSFET集成功率模块（IntegratedPowerModule，IPM）。SiCIPM将SiC MOSFET半桥功率芯片、瓷片解耦电容以及驱动芯片等集成在同一块DBC板上，极大地减小了主功率回路和驱动回路的面积，从而将功率回路以及驱动回路寄生电感参数均减小到10nH以下。该SiCIPM布局紧凑，体积大小约为单颗TO-247封装大小。在高功率密度装置的系统热设计中，散热器的体积重量占比较大，如何准确评估模块的损耗对于散热器的优化设计及系统整体功率密度的改进至关重要。模块损耗中驱动损耗和器件导通损耗部分均易于计算，对于SiCIPM而言，由于内部布局紧凑，其开关损耗无法使用测量器件开关电压电流波形的传统方法准确获得。因此，基于器件数据手册中器件特性参数和实际电路中驱动电压、电阻、寄生参数的开关损耗数学模型是一种有效的解决方案。本章结合SiC MOSFET特有的高压转移特性以及动态反向传输电容特性建立了其精确开关动态损耗模型，并且指出目前SiC MOSFET数据手册测量参数的不足之处，对器件参数测量以及实际应用提供了参考。
2.1SiC MOSFET集成功率模块
2.1.1集成功率模块设计
图2.1为设计的SiC MOSFET集成功率半桥模块，包含上下两颗SiC MOSFET功率芯片S1、S2及其驱动芯片和母线瓷片解耦电容C，图中P、M、N分别为正母线、桥臂中点和负母线。模块采用金属键合线实现功率芯片的电气连接，驱动芯片与功率芯片焊接在同一块DBC板上，并尽量靠近SiC MOSFET以减小栅极回路寄生电感参数。为减小功率回路寄生电感参数大小，桥臂上管和下管采用回形布局，如图2.1(b)所示，桥臂在开关换流动作时，换流回路由正母线P从右往左经上管S1到桥臂中点M再折回向右经下管S2回到负母线N。该布局使得换流时正负母线上电流变化引起的周边磁场变化可以相互部分抵消，因而该回路上磁通变化减小，等效寄生电感小。高压瓷片电容焊接在正负母线之间，进一步解耦开关动作时的电流变化的高频分量，减小功率器件两端电压过冲。如图2.2所示为集成功率模块与分立芯片搭建的半桥电路的对比图，可以看出集成模块的面积约为单颗TO-247封装大小，高度则远小于分立元件半桥电路。功率密度显著提升。图中分别画出了两者的功率回路，可以看出分立元件由于封装引脚端子的存在，回路面积远远大于集成功率模块。将两者导入有限元软件AnsysQ3D中可以仿真得到分立元件功率回路寄生电感为30~40nH，而集成模块仅有6.5nH，两者的驱动回路寄生电感分别为40~50nH和9nH。
表2.1给出了SiC MOSFET集成功率模块的各项参数。功率芯片采用Wolfspeed（Cree）公司生产的1200V/80mΩSiC MOSFET裸芯片，DBC板为氧化铝敷铜陶瓷板，绝缘陶瓷厚度为0.38mm，满足机械和绝缘强度要求。集成的功率回路瓷片电容靠近功率芯片放置，两颗并联焊接在正负母线之间。在选取集成用的SiC MOSFET驱动芯片时，首先需要考虑满足其栅极驱动的电压电流要求。目前市场上明确为SiC MOSFET设计的驱动芯片数量较少，其中带隔离的驱动芯片体积普遍较大，单颗封装已接近整个集成功率模块大小，因此此处选择非隔离型的驱动芯片。对比发现，TI（德州仪器）的UCC27531芯片驱动电压最大可达35V，输出拉电流和灌电流分别为2.5A和5A，而且其SOT-23-6封装的大小仅为3mm×3mm，为目前可找到的最小封装的针对SiC MOSFET的专用驱动芯片。为便于调整SiC MOSFET的开关速度，在集成模块中还设计了开通和关断电阻。在驱动芯片供电引脚附近焊接了瓷片电容保证供电的稳定性，模块测试用的辅助供电以及信号隔离电路外置安放。
2.1.2SiCIPM器件开关损耗测试的难点
图2.3(a)为使用SiC MOSFET设计的车载充电机（OBC），其功率密度高达5kW/L，远高于目前基于硅器件的的商业产品（<2kW/L）。图2.3(b)给出的体积占比分析显示其中散热系统所占比例达到25%。在SiC车载逆变器的设计中散热系统的体积和质量占比也有20%~30%[85-86]，甚至可能达到60%以上。因此，随着SiC MOSFET的应用以及功率的提升等，合理的散热系统设计将是进一步提升装置功率密度的关键。散热系统的设计与整个装置的热损耗相关，SiC MOSFET器件作为整个装置中的主要热源之一，其损耗评估的准确性对于整个装置的设计至关重要。图2.4为SiC装置散热设计的简易流程图，显然，器件损耗的评估是整个设计流程中的核心，其准确性决定着整个测试的迭代次数，意味着时间的金钱成本的消耗。对于器件产生的损耗，部分可以通过简单的计算得到，如导通损耗，驱动损耗等，而其开关损耗的评估则较为困难，不仅和器件自身的特性参数相关，而且和系统的电压电流以及寄生参数也密切相关。
传统开关损耗的评估方法是使用双脉冲测试电路，如图2.5所示，通过测量器件在某个固定电压、电流以及驱动电压、电阻条件下其开关过程中的电压、电流变化波形，再将交叠的电压、电流乘积进行积分得到器件开通和关断时候的能量。该方法简便易行，为业内普遍采用，如器件数据手册上提供的开关损耗曲线即是采用的双脉冲测试得到的。但该方法也存在一定的局限，如需要准确测量器件电流，则高精度同轴电阻往往被用来串联在器件源极，由此带来的电路布局的改变势必增加电路原来的寄生电感参数。此外，实际设计的产品驱动参数以及寄生电路参数千差万别，而且也并不一定能对产品进行双脉冲测试，只能根据已有的相似条件下的数据进行近似估算，如根据数据手册中的数值进行比例换算等，误差较大。SiCIPM布局紧凑，功率密度高，目前没有合适的电流测试工具能精确测量模块内部器件电流大小，因此也无法通过双脉冲测试的方法来评估器件损耗值。
除此之外，建立SiC MOSFET器件的开通、关断过程损耗数学模型能够实现器件开关损耗的快速评估。用户可利用厂商提供的器件数据手册中器件的特性参数，代入到相应的数学计算模型中，便可迅速得到相应的器件开关损耗值。通过调整模型中的器件参数以及电路参数，如驱动电压、电阻、寄生电感等，即可得出器件在不同条件下的损耗值，为系统的损耗评估及散热器设计提供参考依据。
2.2SiC MOSFET开关损耗模型
2.2.1传统分段线性模型
传统分段线性开关损耗模型比较理想化，在早期器件开关速度比较慢的场合可用来快速估算器件开关损耗大致值。但随着器件工艺的进步，开关速度的提升，器件自身的特性参数以及电路中的寄生电感参数等对于开关过程的影响不可忽略，传统分段线性开关损耗模型的精度已无法满足系统设计要求。
2.2.2考虑寄生参数的器件开关损耗模型
2.2.3SiC MOSFET开关损耗模型参数提取
模型中电路的寄生电感参数可通过有限元仿真的方法提取。如图2.10(a)所示，首先建立SiCIPM的等比例三维模型，然后将其导入AnsysQ3D软件中，根据器件实际工作时的换流路径或者驱动回路提取相应回路进行仿真即可得到其寄生电感参数值。从图2.10(b)和(c)可知SiC MOSFETIPM功率回路和驱动回路寄生电感参数分别为6.9nH和8.5nH。PCB电路也可采用该方法进行仿真提取参数，该方法被业内普遍采用，且得到了理论以及实验测试等验证，是一种较为准确并且方便快捷的参数提取方法。
参数提取完成后，本文对SiC MOSFET的详细开通关断过程进行分析，并根据基尔霍夫电压电流定律列出回路方程建立其数学计算模型。
2.2.4、SiC MOSFET开通过程分析
SiC MOSFET开通过程可大致分为开通延时、电流上升、电压下降以及电流谐振共四个阶段，其开通时各阶段的电压电流波形示意如图2.11所示。
2.2.5、SiC MOSFET关断过程分析
SiC MOSFET关断过程也大致分为四个阶段，分别定义为关断延时、电压上升、电流下降以及电压谐振，其关断时各阶段电压电流波形如图2.13所示。
2.3、SiC MOSFET开关损耗模型关键问题
图2.9(b)的转移特性曲线是在Vds=20V的条件下测得的结果，但在SiC MOSFET开通时，其vds在阶段二接近Vbus，远远大于20V，直到阶段三才逐渐下降。数据手册上的特性曲线能否准确表征SiC MOSFET在开关时的vgs-ich的关系是模型精确与否的关键。
2.3.1SiC MOSFET高压转移特性曲线
2.3.2、SiC MOSFET短沟道效应
2.3.3、模型结果与实验对比
2.3.4、SiC MOSFET动态反向传输电容分析
2.3.5、考虑动态反向传输电容特性的开关损耗模型结果对比
将同时考虑了SiC MOSFET高压时转移特性以及动态反向传输电容后所建模型的结果和实验波形进行对比，如图2.30所示。在器件开通和关断过程中，不论是电流变化阶段还是电压变化阶段，改进后的模型结果和实验波形都十分吻合。
开关损耗模型得到的损耗值与实验测试得到的损耗值对比如图2.31所示。其中黑色方点数据为实验测试结果，蓝色圆点为考虑了SiC MOSFET高压转移特性与动态反向传输电容之后的改进模型计算得到的损耗值，红色三角符号数据为不考虑前述SiC MOSFET特性的传统模型计算得到的损耗值。总体上，改进后的模型结果计算得到的开通损耗、关断损耗值均与实验结果十分重合，误差均在5%以内。对于传统模型结果，在电流较小时，模型结果与实验结果相差不大，随着电流增大，两者之间的差距逐渐增加，误差达10%以上。特别是关断损耗，传统模型误差可以达到30%~40%。零电压开通（ZVS）的条件下的SiC MOSFET只有关断损耗，此时如果不考虑SiC MOSFET的这两个特性，采用传统模型计算开关损耗，30%~40%的误差将对整个系统的设计带来较大影响。
如前所述，SiC MOSFET的高压转移特性以及动态反向传输电容特性在SiC MOSFET器件中是普遍存在的。除针对表2.2中的SiC MOSFET进行分析，本文还选取了LittelFuse公司的一款SiC MOSFET（LSIC1MO120E0080）进行研究，其转移特性曲线如图2.20(b)中所示。图2.32为不考虑其高压转移特性以及动态反向传输电容的传统模型计算得到的波形与实验波形对比，传统模型的结果在开关过程中，电压电流变化阶段均与实验波形严重偏离，图2.33为考虑了高压转移特性以及动态反向传输电容的改进模型计算得到的波形与实验波形对比，在器件电压电流变化阶段，模型结果与实验结果均十分吻合。开关损耗模型得到的损耗值与实验测试得到的损耗值对比如图2.34所示。其中黑色方点数据为实验测试结果，蓝色圆点为考虑了SiC MOSFET高压转移特性与动态反向传输电容之后的改进模型计算得到的损耗值，红色三角符号数据为不考虑前述SiC MOSFET特性的传统模型计算得到的损耗值。总体上，改进后的模型结果计算得到的开通损耗、关断损耗值均与实验结果十分重合，误差在10%以内。对于传统模型结果，在电流较小时，模型结果与实验结果相差不大，但这只能算作一种巧合，其波形仍然存在较大差异；随着电流增大，两者之间的差距逐渐增加，误差达10%以上。特别是关断损耗，传统模型误差可以达到20%~30%。
2.4本章小结
本章针对SiC MOSFETIPM布局紧凑，器件开关损耗评估困难的问题，建立了基于器件外特性参数与电路参数的数学解析模型。
建模过程中，针对SiC MOSFET不同漏源电压下的转移特性曲线进行了测量。测试结果表明，有别于传统SiMOSFET，目前来自不同厂商以及采用不同栅极结构的SiC MOSFET在高压下的转移特性曲线明显高于低压时的特性曲线。此外，还测量了动态开关过程中的器件反向传输电容值，结果表明该动态电容值显著大于器件手册中的静态电容值。本章结合器件结构以及测试条件对这两个现象进行了解释并指出了现有SiC MOSFET数据手册中测量参数的不足。采用传统器件手册中低压转移特性与静态反向传输电容特性的建模结果与实验结果对比，电流变化偏慢而电压变化偏快。考虑了漏源电压影响下的转移特性以及动态反向传输电容特性的改进模型结果与实验结果对比，电流以及电压变化的波形均能够极好地吻合。
在损耗评估方面，考虑了SiC MOSFET高漏源电压影响下的转移特性与动态反向传输电容特性的改进模型，其预测值与实验结果对比，误差均在5%以内，远好于传统模型的10%（甚至30%~40%）的误差。
第三章SiCIPM驱动输入端干扰分析
SiCIPM布局紧凑，寄生电感参数极小，可保证器件的快速开关动作，但SiCIPM高速开关时产生的dv/dt造成了模块内部恶劣的电磁环境。在SiCIPM中，驱动芯片信号输入端为小信号，轻微的电压干扰就易导致模块工作异常。功率芯片与驱动芯片共用DBC板，DBC板上下铜层之间存在寄生电容，所以SiC MOSFET高速开关过程产生的dv/dt可通过寄生电容耦合到驱动芯片输入端。当该干扰信号大到一定程度时，SiCIPM控制信号将受到干扰，影响其正常工作。
本章对由功率器件开关引起的驱动芯片输入端干扰问题进行了详细的分析，提取了驱动芯片输入端回路参数与DBC板寄生电容参数进行建模，明确了造成驱动干扰问题的关键因素。在建模分析的基础上，进一步讨论了所有可能存在的干扰问题及其相关影响，最严重的情况会导致模块的桥臂上下管直通，造成严重的可靠性问题。为抑制该干扰问题，根据驱动回路干扰模型进行了分析，对比了可采用的抑制方法及其效果。
3.1、SiCIPM干扰现象
如图3.1(a)为SiCIPM与TO-247-3封装的对比图，集成了驱动芯片和瓷片电容的SiCIPM大小与单颗分立器件大小相近。该SiCIPM集成的驱动芯片为非隔离型，其封装SOT-23大小仅为3×3mm2，是目前可找到的满足SiC MOSFET驱动要求的最小封装驱动芯片。图3.1(b)为SiCIPM的等效电路图。为实现模块的正常开关工作，需为驱动芯片提供隔离供电并对驱动信号进行隔离，在本文设计中均采用外置的方式实现。外置电路电路图如图3.2所示，信号隔离采用数字芯片Si8233实现。驱动芯片供电采用金升阳的隔离电源模块QA01C，其输入15V，输出电压为三端结构（+20V/0V/-4V），其中-4V~20V给数字隔离芯片输出端以及IPM中驱动芯片供电，0V电压直接连接SiC MOSFET源极，驱动芯片UCC27531输出在-4V~20V变化，如此即可实现vgs的负压关断以及开通，确保SiC MOSFET工作的可靠性。为保证供电的稳定，在IPM内部集成了驱动供电稳压电容。桥臂上、下管芯片均采用该信号隔离与供电隔离方案。
首先，对SiCIPM下管芯片进行了双脉冲测试以验证开关性能，测试电路实物图如图3.3所示。从开关波形可以看出，得益于IPM的低寄生电感参数，器件的vgs和vds波形均没有大幅的振荡现象。但在测试过程中，当器件开关速度达到一定程度时，除了下管芯片误开通的现象，如图3.4中虚线框里vgs和vds波形所示。误开通严重时vds甚至会完全下降到0，然后vgs再次关断导致vds上升，形成往复的开通关断现象，严重影响电路的正常工作。
3.2、SiCIPM干扰分析
3.2.1驱动回路分析
由于SiCIPM内部驱动芯片与功率芯片位于同一DBC板上，所以关断时刻产生的dv/dt会通过DBC上下层之间的寄生结电容耦合到驱动芯片输入端，进而产生干扰信号。
3.2.2驱动芯片输入端回路干扰模型
3.2.3不同电路初始状态时开关动作引起的干扰问题分析
3.2.4、DBC下铜层接地分析
3.3、SiCIPM驱动干扰的抑制方法
3.3.1抑制方法分类
3.3.2抑制方法效果对比分析
3.4本章小结
本章针对SiCIPM模块内部驱动信号干扰现象进行了详细的研究。通过建立了干扰传输模型对干扰问题带来的影响进行了分析，并依据模型针对性地进行了解决方案的探讨。
在SiCIPM中，器件开关动作时桥臂中点的电位跳变会通过DBC板上下铜层之间的寄生电容耦合到驱动芯片输入端，产生干扰电压，一旦干扰电压达到驱动芯片输入端的阈值电压，就会导致器件的误开关动作。通过对电路工作模态的分析与DBC寄生参数的提取，建立了干扰传输的数学模型，模型显示干扰电压的大小与传输回路中的相关电路参数密切相关，而且随着SiCIPM开关速度的增大与增大。在此干扰模型的基础上，进一步分析了SiCIPM在不同初始状态以及开关动作情况下干扰现象带来的影响，轻者造成器件的短暂误开通现象，严重时甚至会导致桥臂直通，甚至损坏驱动芯片输入端引脚，造成不可逆的电路损坏。
基于干扰模型，本章从电磁干扰的三要素（干扰源、传播途径以及敏感单元）出发，同时结合实际驱动芯片的设计使用要求对相应的干扰抑制方法进行了分析。分析表明通过在驱动芯片输入端引脚并联电容以及构造屏蔽层的方法可有效解决该干扰问题。其中构造屏蔽层的方法能够彻底解决干扰问题的产生。
本章对于SiCIPM模块内部驱动信号干扰现象的分析为相关的干扰问题提供了详细的分析参考，有助于SiCIPM的优化设计与性能提升。
第四章基于隧道磁电阻传感器的SiCIPM电流采样
电力电子装置中经常需要使用电流采样来实现过流保护、短路保护以及相关的控制操作。如第一章所述，目前的SiCIPM产品均集成了电流检测的功能引脚，但实际上的电流采样还需要借助IPM外接采样电阻得到，所以目前的SiCIPM并没有集成完整的电流采样功能。外接采样电阻增加了电路的损耗，降低了SiCIPM的整体效率，在高功率密度模块中增加了散热的设计需求。而且SiC MOSFET的短路耐受时间远小于SiIGBT，因此其电流采样的响应速度越快越好。如果能够在SiCIPM内部集成完整的电流采样及相关保护功能能够极大地提升模块的可靠性。
隧道磁电阻（TMR，TunnelMagnetoresistance）传感器是一款基于隧道磁电阻效应设计的感应电流周围磁场的传感器，其具有体积小、带宽高、温漂小、布局方便等优点，具有良好的集成应用前景。本文首先分析了SiCIPM对于集成电流采样功能的需求，分析对比了现有电流采样方法各自的特点以及TMR的优势。针对TMR的实际应用进行了深入的研究，通过实验结合仿真的方式给出了TMR实际应用时的电路布局注意事项以及采样干扰问题的解决方案。最后，将优化后的TMR测量方案用于图腾柱PFC的电感电流采样并实现了电路的开关控制，同时应用优化后的TMR测量方案准确地采样了SiCIPM内部器件电流，为后续在SiCIPM中集成TMR作为电流采样功能提供了参考。
4.1、SiCIPM集成电流采样
4.1.1、SiCIPM集成电流采样特点分析
SiCIPM布局紧凑，如果要在IPM内部集成完整的电流采样功能，对电流传感器的大小有着严格的要求，如图4.1所示，如果要保持本文设计的SiCIPM模块现有尺寸不变，留给电流采样传感器的空间位置约为5×3mm2，大小极其有限。
4.1.2现有电流检测方案对比
4.2基于隧道磁电阻传感器的电流检测方案
4.2.1隧道磁电阻传感器简介
4.2.2隧道磁电阻输出回路干扰分析
4.2.3隧道磁电阻受被测电流导线电场的干扰分析
4.2.4隧道磁电阻传感器在图腾柱PFC中的应用
4.2.5隧道磁电阻传感器在SiCIPM中的应用测试
为验证TMR在SiCIPM中集成应用的可能性，搭建了如图4.32所示的测试电路。在图4.32中，为方便电路焊接与调试，SiCIPM由焊接SiC MOSFET的DBC板及焊接驱动芯片的PCB共同组成。该SiCIPM再焊接在一块母板上，为方便测量SiC MOSFET器件电流，暂时将集成的瓷片电容焊接在母板上，SiCIPM与母板母线之间通过导线连接，可用极细直径的罗氏线圈探头穿过导线测量。
图4.33为基于该SiCIPM在400V母线电压下的双脉冲实验波形，黄色波形为穿过下管源极的罗氏线圈测得的电流波形，绿色为TMR的测试波形，在电感电流上升阶段，TMR测试波形与罗氏线圈波形比较吻合。但在SiC MOSFET关断后，罗氏线圈检测到电流下降到0，而TMR中仍然有能检测到电流信号，这是因为TMR此时检测到了SiCIPM正母线上的电流。
如图4.34(a)所示，当SiCIPM下管导通电流时其电流走向流过下管到负母线，电流在TMR感应方向上产生磁场（如图中黑色虚线所示），TMR检测到下管电流。当下管关断后，电感电流此时由上管体二极管续流或者上管沟道开通续流到正母线，如图4.34(b)中红色粗实线所示。此时下管没有电流在TMR处产生磁场，但由于正母线与负母线并列靠近布置，正母线中流过的电流在TMR处也会产生较小的磁场，即在图4.33中TMR在下管关断时检测到的电流为上管处的电流波形（均为电感电流波形）。基于此，可根据SiCIPM内部电流直线布局实施一些特定的电流检测方案以及保护控制策略等。
4.3本章小结
本章主要研究了如何在SiCIPM中集成电流采样功能来实现模块保护以及电路控制。对比现有的电流采样方案，TMR传感器以其极小的尺寸、高带宽、低延时等一系列优点成为最有可能的集成方案。
在TMR检测实际应用过程中，结合输出回路感应电感干扰仿真及优化回路布局，本章证明被测电流产生的磁场会在TMR采样输出回路中产生感应电动势，造成干扰。此外，被测电流导线中的电位变化也会通过电场耦合到时TMR内部，造成干扰。针对磁场在回路中的干扰问题，建议TMR输出回路面积越小越好，并且在量程合适的情况下应尽量提高被测信号幅值（增大信噪比）等方式减小干扰的影响。针对电场耦合干扰问题，建议TMR布局在电位变化较小（如直流母线等）的导线附近并增加梳状屏蔽地减小电场的干扰问题。
本章使用优化后的TMR检测方案对图腾柱PFC的电感电流进行采样，结果表明TMR采样的电流信号与实际电感电流波形几乎完全重合，并能实现PFC续流管ZCD检测与关断控制功能。最后，将TMR运用在SiCIPM中进行了电流采样的实验验证，结果表明不论是硬开关还是软开关，TMR在高达200kHz的变化电流条件下均能够迅速响应被测开关管的电流信号，证明了将TMR集成在SiCIPM中实现电流采样的可行性。
第五章总结与展望
5.1本文工作总结
SiC MOSFET相比于同等电压电流等级的硅器件具有开关速度快、损耗低、耐高温、导热率高等一系列优点。随着器件工艺的不断优化进步，确保器件上述特性充分发挥的封装形式也在不断改进与完善。对于SiC MOSFET，集成驱动以及多功能保护控制的封装形式能够极大地减小封装寄生电感参数，实现快速的控制响应与电路保护。本文针对小功率SiCIPM在损耗评估（热）、内部干扰分析与抑制（电）、电流采样集成（保护与控制）等几个方面进行了研究与探讨，研究内容和创新点包括以下几个方面：
➢针对SiCIPM高度集成封装中器件开关损耗无法直接测量的问题，本文建立了考虑SiC MOSFET特有的高压转移特性以及动态反向传输电容特性的动态开关损耗计算模型，显著提高了开关波形预测的准确性、减小了损耗评估的误差。
针对SiCIPM内部布局极其紧凑，无法通过准确测量器件电压电流的方式来计算损耗，本文第二章提出了基于实际电路参数以及SiC MOSFET器件特性的开关过程损耗模型，并且具有普遍适用性。
不同于传统硅器件以及其他的开关过程损耗计算模型，本文提出的模型针对SiC MOSFET的特有的高压转移特性与动态反向传输电容特性进行了改进。由于在SiC MOSFET中普遍存在的短沟道效应，漏极电压会引起沟道势垒降低，导致SiC MOSFET在较高的漏源电压时器件电流明显增加，本文针对该现象进行了不同漏源电压下转移特性曲线的测量并代入模型进行修正。同时针对SiC MOSFET动态开关过程中的反向电容特性设计了测量电路并将测量结果代入模型进行修正。结果表明，结合上述两点SiC MOSFET特性的动态开关损耗模型相比于传统模型对器件开关波形的预测更加精准，评估的损耗误更小，建议SiC MOSFET器件数据手册中这两项参数的测量结果以供用户参考。
➢针对SiCIPM内部驱动芯片输入端的干扰问题，本文建立了基于干扰回路参数与寄生电容等的数学模型，定量分析了干扰造成的误开通甚至桥臂直通问题，并基于该模型提出了在保证器件开关速度情况下减小或消除干扰的解决方案。
SiCIPM内部结构紧凑，加上SiC MOSFET的高dv/dt和di/dt，其内部存在一定的电磁干扰问题。其中，驱动芯片输入端的信号易受到器件开关过程中的dv/dt的影响。本文针对SiCIPM内部驱动芯片输入端的误开通干扰问题分析建立了数学模型，模型结果表明该干扰问题在电路处于不同开关状态时可能导致误开通或者桥臂直通的危险，严重影响电路工作。依据模型中干扰的关键参数，本文从噪声源、干扰路径、敏感单元三个方面分别分析了相关的抑制方法并进行了对比，其中添加屏蔽层旁路寄生电容的方式能够彻底解决驱动芯片输入端的干扰问题而不影响器件的开关速度以及其他相关参数设计。
➢针对SiCIPM电流采样集成方案，本文分析并解决了基于隧道磁电阻（TMR）检测时的输出回路感应电动势干扰以及电场干扰问题，并实现了在图腾柱PFC中的ZCD检测控制以及在SiCIPM中的电流精确采样。
目前的SiCIPM虽然在集成驱动控制芯片上留有过流保护的采样接口，但实际的电流采样电路还需要要IPM模块外部使用采样电阻搭建。SiC MOSFET的短路特性以及控制均需要电流采样能够快速准确地响应，可通过在SiCIPM中集成电流采样功能来实现。传统的电阻采样、电流传感器或者霍尔等元件由于封装尺寸大、损耗高等一系列问题不适合集成在SiCIPM内部。
本文提出了利用TMR进行SiCIPM电流采样的封装集成方案，对TMR在实际应用中出现的输出回路干扰问题以及临近通流导线的电压噪声干扰问题进行了详细地分析。为减小输出回路的感应电压干扰问题，可采用尽量减小输出回路面积并最大程度提高输出信噪比的解决思路。为减小临近通流导线的电压噪声干扰可采用将TMR布局在电位较为稳定的导线附近并增加屏蔽层的解决方案。基于上述优化的TMR方案，本文对图腾柱PFC进行了电流采样，得到的波形与实际电感电流波形几乎完全重合，实现了电感电流的ZCD检测并及时关断续流管。优化后的TMR方案同样可以准确检测SiCIPM中被测器件电流波形，为后续进一步集成提供了参考。
5.2后续研究展望
SiC MOSFET器件的一系列优秀特性能够提高电路的开关速度，有效减小系统的体积，提升功率密度。集成封装能够提高碳化硅模块的功率密度，实现电路的快速保护与控制功能，有助于充分发挥器件特性，实现系统功率密度的跨越式提升。本文针对SiCIPM进行了一部分的研究工作，初步探索并尝试解决了集成封装中可能会遇到的一些问题，仍然有许多问题和后续工作有待进一步探索研究。其中包括但不止于：
⚫本文对SiCIPM集成TMR电流采样功能进行了初步的探索，目前只是使用采样小板形式进行了初步的电流检测实验。后续若要正式集成在SiCIPM中还需要进行内部磁场分布的仿真及实验分析，针对具体应用优化而设计。对于集成后内部可能产生的新的电磁干扰问题进行建模分析并提出相应的解决方案等。
⚫目前的SiCIPM驱动芯片供电采用外置双辅助电源供电方案，较为复杂。传统的桥臂上管自举驱动方案对于目前普遍需要负压关断的SiC MOSFET不适用，目前商业SiCIPM中的SiC MOSFET均经过优化设计，使得其栅极开启阈值电压较高，所以可以采用0V关断电压，但在一定程度上也牺牲了器件的部分导通性能。针对SiCIPM驱动电路的辅助供电方案还有待进一步优化。
⚫本文设计的SiCIPM目前只作了初步的双脉冲测试以及简单的Buck电路实验，后续还可在此基础上构建PFC电路或者电机驱动电路等进一步探索其性能。
⚫本文暂未涉及模块的热特性以及各种可靠性测试等内容，这些内容对于SiCIPM的正式应用必不可少，后续还有大量相关工作需要展开进行深入研究。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
