大功率三电平应用中3.3kVSiCMOSFET和IGBT的混合应用问题，针对外管高频、内管低频的调制策略中不同箱位管脉冲时序对三电平有源中点箱位(ANPC)拓扑换流路径、开关损耗以及开关特性等关键因素的影响开展分析，实验验证了不同箱位管脉冲时序对SiCMOSFET和IGBT的动态特性和开关损耗的影响。
SiCMOSFET模块由于其低开关损耗特性、较快的开关速度、高耐压、高温稳定性的特点,在高压大功率变流器领域具有显著优势，然而由于其成本和可靠性问题，目前主流产品仍以IGBT应用为主。随着三电平拓扑和SiC应用技术在轨道交通领域逐渐受到更多关注I²-51,在兼顾成本和高频、高功率密度设计要求的同时，使得SiC和Si混合应用具有较好的发展前景。
在ANPC拓扑中由于箱位管的存在，使得调制策略存在更多自由度，而目前最为常见的两种调制策略分别为内管低频、外管和箔位管高频的PWM1策略和内管高频、箱位管和外管低频的PWM2策略。PWM1策略由于其所有开关切换都是最小换流路径的特性，在高压大功率应用中更为常见，因此本文以PWM1策略的ANPC拓扑在混合SiC应用中的问题开展研究。
SiCMOSFET和IGBT的开关特性存在较大差异，上述两种器件混合应用时其各自的开关过程将会相互影响。而通常在混合SiC应用中SiC的开关损耗占主导部分，因此会对SiCMOSFET的开关损耗造成较大影响，影响整体效率和性能。3.3kVSiIGBT模块中二极管芯片存在较为显著的反向恢复过程,在特殊的换流路径中，会导致SiCMOSFET芯片开通过程中叠加IGBT反向恢复电流。因此，在混合SiC应用中需要针对Si与SiC的切换过程进行分析。
原理与设计
ANPC三电平拓扑比二极管中点箔位型(NPC)三电平拓扑多两个箱位管开关器件，使得ANPC拓扑的调制策略有更多种可能性。在NPC拓扑中，为了解决内管和外管的均压问题，通常会采取在两个箱位二极管两端并联电阻，如图1a中的Ra所示。均压的效果取决于电阻的阻值，阻值越小均压效果越好，但会增加变流器系统的整体损耗。在ANPC拓扑中能够通过箱位管的主动开关解决该问题，而箔位管开关的时刻不同将会导致换流路径的变化，影响开关器件的关断过电压。在进行驱动电阻配置时，通常会考虑过电压对器件可靠性的影响，从而进一步影响变流器整体损耗。因此，需要对不同箔位管调制策略下的换流路径开展分析。
换流分析
图1a为混合SiC三电平ANPC拓扑图，外管V₁和箱位管V₅采用SiCMOSFET,内管V₂采用SiIGBT。其中上半桥臂中V₁和V₅为3300V/750A的SiCMOSFET半桥模块，V₂为3300V/1000A的IGBT模块，下半桥臂与之类似。图1b为PWM1策略下ANPC拓扑的基本工作原理。当调制波um>0时，V₂常开，V₃,V₄,V₆关断，V₁和V₅互补开关，当um<0时，与之相反。当采用这种调制策略时，箱位管不能实现主动箱位的作用，仍然需要均压电阻R,实现内外管均压。
考虑到箔位管的时序逻辑对换流路径的影响，其开关逻辑为：①不进行主动箔位，即当um>0时，V₆始终关断；②当um>0时，V₆常开；③当um>0时，V₆与V₁同时开通、关断；④当um>0时，V₆晚于V₁开通，提前于V₁关断。图2为箔位管脉冲时序。
输出电流大于零且um>0时，4种方案的分析结果如下。图3为方案2的换流过程。
方案1当输出状态从P状态切换为0+状态时，V₁关断，V₂保持开通，电流从流过V₁IV₂切换至VD₅/V₂当输出状态从0+状态切换至P状态时，V₁开通，V₂保持开通，电流从VD₅/V₂切换至V₁IV₂,此时VD₅发生反向恢复。该方案下只有V₁和VD₅之间发生换流。
方案2当输出状态从P状态切换为0+状态时，V₁关断，V₂和V₆保持开通，电流从流过V₁IV₂切换至VD₅/V₂和V₆/VD₃。当输出状态从0+状态切换至P状态时，V₁开通，V₂和V₆保持开通，电流从VD₅/V₂和V₆/VD₃切换至V₁IV₂,此时VD₅和VD₃发生反向恢复。该方案下V₁,VD₅和VD₃之间发生换流，如图3所示。由于换流过程中VD₅和VD₃同时存在反向恢复，因此VD₅和VD₃的反向恢复电流之和会叠加至V₁的开通过程，从而导致V₁的开通损耗增大。
方案3和方案4的换流过程与方案1类似，因此不再赘述。方案4中V₆与V₁的开关时序相差的时间至少要大于V₁的最小脉宽，以保证V₆开通时V₁与VD₅已经完成电流切换。在方案4的V₆关断后，V₃,V₄之间的电位未达到新的平衡状态，若此时关断V₁会引起V₁的关断电压产生振荡。
输出电流小于零且um<0时，4种方案的P状态和O+状态的电流切换都是发生在VD₁和V₅之间，SiCMOSFET的开关损耗不会受到影响。此外，调制波um<0与um>0的换流分析过程类似。
损耗计算
由第2.1节中分析可知，方案2会在输出电流大于零且um>0和输出电流小于零且um<0的工况下增加SiCMOSFET的开通损耗。考虑以上情况，混合SiC三电平拓扑的损耗计算如下。假设输出电流和调制波为：
实验
通过第2节中的分析可知，箔位管的逻辑不同主要对外管的开关过程有影响，因此本文对不同箔位管逻辑下的外管开关特性进行测试。由于V₁测试过程中SiC器件的高开关速度引起的共模干扰过大，因此在实验中选取V₄为测试对象。为了避免上半电容充电从而影响测试结果，实验过程中将正母排与上半电容断开进行测试。
图4为方案2的双脉冲测试波形。可见，当V₄关断后，V₅和V₆处于并联状态。当V₄再次开通时，VD₆和VD₂同时发生反向恢复(图中虚线圈所示)。
当V₄关断后，V₄的漏源极电压上升至直流电容电压时其电压产生振荡现象。
图6和图7分别为不同方案的过电压和损耗特性，方案4关断过电压最大，方案1和方案3接近。方案2由于O+状态处于并联，等效换流的电流仅有其他方案的一半，关断过电压最小。方案1,3,4的开通损耗基本接近，方案2的开通损耗是其他方案的2倍左右。
由于方案2在0+状态时存在两条路径，其0+状态的通态损耗小于其他几种方案，还需要对不同方案的变流器损耗进行量化分析。图8为开关频率2kHz,输出电流有效值500A,直流电压3600V条件下不同方案的损耗分布图。
结论
针对3.3kVSiCMOSFET和IGBT在ANPC三电平拓扑中混合应用目前存在的问题开展分析，通过实验结果验证了分析结论。综合实验结果和分析结论，从最高效率和可靠性的角度出发，方案3是当前应用背景中的最优解决方案，但是还需通过额外的硬件或者软件设计，保证方案3中外管和箱位管脉冲的同步性。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
