为什么做超结MOS？
超结MOS器件结构
超结MOS制造工艺
超结MOS器件是如何打破“硅极限”的？
与传统VDMOS比有哪些性能优势？
一、为什么做超结MOS？
前面文章讲过VDMOS内部导通电阻的组成（MOSFET导通电阻（RDSON）参数解读），在高压（＞600V）的VDMOS中，漂移区电阻占比最高起主导作用（如下图）。
高压VDMOS器件若是想要进一步提升耐压，就需要将漂移区掺杂浓度降低、厚度增加，这就导致器件导通电阻呈指数型增加，这是人们不想看到的。在理想情况下，相同面积的芯片击穿电压BVDSS与导通电阻RDSON关系式如下：
人们将此关系称为“硅极限”（Siliconlimit）。“硅极限”问题的存在导致功率器件的发展受阻，为了解决这一问题，“中国功率器件领路人”陈星弼院士提出了“复合缓冲层”理论。基于这一理论国内外半导体制造企业研究出了SJMOS（Super-JunctionMOSFET，超结MOS）器件。
二、超结MOS器件结构
超结MOS结构就是在VDMOS的结构基础上，在P-体区下方加了P型体区（P柱），如下图：
超结结构只是看似简单，作为高压产品需要在40μm以上的外延层内引入交替分布的P/N柱，而且还要实现完美的柱间电荷平衡，对工艺制程来说无疑是一个巨大的挑战。
三、超结MOS制造工艺
目前主流制造工艺主要由两种：多次外延及离子注入方法和深沟槽刻蚀填充方法（如下图）。
多次外延工艺
通过多次外延生长（如5-20层）和离子注入堆叠，最终通过高温扩散使P/N型区纵向连通形成P/N柱结构（类似糖葫芦）。
深沟槽工艺
在高掺杂N+衬底上生长低掺杂N型外延层，通过反应离子刻蚀（RIE）形成深沟槽，在沟槽内填充P型外延层形成交替的P/N柱结构（比较直）。
两种工艺的优缺点
|
|
多次外延 |
深沟槽 |
|
优点 |
工艺难度低设计灵活， 每层P/N柱剂量 可以根据需求调整 |
工艺步骤少，成本低 |
|
缺点 |
工艺步骤多，成本高 |
工艺难度高 |
四、超结MOS器件是如何打破“硅极限”的？
超结MOSFET结构承受反向电压时，漂移区内的P柱与N柱会相互横向耗尽电离，理想情况下P/N柱完全耗尽后，漂移区类似于本征半导体（如下图）。
这时，P-体区、本征层及N+衬底形成了类似PIN二极管结构，PIN二极管在承受反向电压时，电场呈矩形分布（如下图），其击穿电压大小主要取决于本征层的厚度。
超结MOSFET在承受反向电压时，只要P/N柱间电荷能够平衡耗尽（形成本征层），N柱杂质浓度就几乎不会对超结耐压产生影响，因此在相同的耐压量级下，虽然N区导通区域缩小，但是超结N柱区掺杂浓度可大幅提高，比导通电阻也会降低，将硅基MOSFET原有的比导通电阻与击穿电压2.5次方的限制打破。
五、与传统VDMOS比有哪些性能优势？
耐压能力
相同漂移区厚度下，超结的P/N柱“全耗尽”特性，可以实现更高耐压。
导通电阻
超结的N柱掺杂浓度高（导电能力强），相同耐压和面积下，导通电阻比传统VDMOS低50%-80%，器件发热大幅降低。
芯片面积
超结MOS电阻低，芯片面积可以做的更小，易于小型化。
开关速度
超结MOS开关速度比传统VDMOS快30%以上。
如上所述，超结MOS的核心优势是“高耐压下同时实现低导通损耗、快开关速度和小体积”，解决了传统VDMOS在中高压领域（600V-1200V）的性能瓶颈，因此被广泛应用于新能源、汽车、工业及消费电子等对效率和小型化要求严苛的场景。
如您对产品感兴趣、欢迎电话咨询、获取更多信息！
咨询电话：135 1009 9916（微信同号）
点击图片免费领取产品规格书 ↑↓
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
