摘要:
碳化硅场效应管(SiCMOSFET)在快速导通关断时会产生高的dv/dt和di/dt，进而对其他设备造成严重的共模电磁干扰(electromagneticinterference,EMI)。因此，为了提高电力电子系统的电磁兼容性，该文通过分析SiCMOSFET同步BuckDC/DC变换器共模EMI产生机理，进而提出一种基于同步脉冲补偿(synchronouspulsescompensation,SPC)的新型共模EMI抑制方法。首先，建立基于SiCMOSFET同步BuckDC/DC变换器的共模EMI模型，并得出SiCMOSFET开关波形与共模EMI噪声之间的函数关系；其次，建立SiCMOSFET开关波形简化时域模型并预测共模EMI噪声频谱，同时理论分析基于SPC的共模EMI抑制方法可行性并建立基于FPGA的同步脉冲注入实现方案；然后，在实验中讨论非理想SPC以及共模电感所产生的影响；最后，通过实验验证SiCMOSFET同步BuckDC/DC变换器的共模EMI模型准确性以及基于SPC的共模EMI抑制方法的有效性。
引言
宽禁带半导体器件，例如碳化硅场效应管(siliconcarbidemetal-oxide-semiconductorfield-effecttransistor,SiCMOSFET)，能够快速导通关断，同时由于其低损耗特性而被广泛应用于DC/DC、AC/DC及DC/AC功率变换器。然而，SiCMOSFET在快速导通关断时，由于其具有较高的dv/dt和di/dt，从而产生严重的电磁干扰(electromagneticinterference,EMI)噪声。为了抑制EMI噪声进而能够达到待测功率变换器的电磁兼容(electromagneticcompatibility,EMC)标准，例如汽车电磁兼容标准CISPR25，需要在主回路中嵌入无源EMI滤波器(passiveEMIfilters,PEFs)抑制EMI噪声，PEFs通常由共模电感、X电容和Y电容组成。由于安规标准中对漏电流的限制，Y电容被限制使用在固定的范围内，为了抑制低频的共模EMI噪声，通常需要利用一个体积笨重的共模电感。
为了解决PEFs的缺点并增加系统的功率密度，有源EMI滤波器(activeEMIfilters,AEFs)被认为是一种非常有效的解决方案。PEFs通过增加共模噪声的传输阻抗或者低阻抗路径进而抑制电力电子系统的共模EMI，共模AEFs将采样的共模噪声反向放大注入至功率回路，进而实现共模噪声叠加相消。AEFs反向注入的思想广泛适用于模拟有源EMI滤波器(analogactiveEMIfilters,AAEFs)，其模拟电路主要使用晶体管或运算放大器进行功率放大。与PEFs一样，AEFs也被放置在干扰源与敏感设备之间，其噪声抑制性能取决于共模噪声与反向补偿共模噪声的匹配程度。但是在AAEFs中，这种匹配受限于运算放大器的增益带宽积，以及采样注入引起的共模噪声偏差。
随着数字技术的兴起，数字EMI滤波器(digitalactiveEMIfilters,DAEFs)得到了大量的研究，同时不受制于AAEFs的缺点。DAEFs通常由模数转换器(analog-to-digitalconverter,ADC)、现场可编程逻辑门阵列(fieldprogrammablegatearray,FPGA)或数字信号处理器(digitalsignalprocessing,DSP)以及数模转换器(digital-to-analogconverter,DAC)组成。DAEFs的滤波思想与AAEFs相同，不同的是DAEFs可以对采样的数字信号进行处理进而增加共模噪声与反向补偿共模噪声的匹配程度，例如采用自适应算法和谐波合成算法可以达到非常好的EMI衰减效果。但是，现有DAEFs采用的电路拓扑结构以及算法较为复杂，这会增加FPGA或者DSP的资源耗费，而且需要额外嵌入采样电路并通过ADC将数据传输给FPGA或者DSP进行数字信号处理，增大了数字EMI滤波器的体积。
针对上述问题，本文提出一种同步脉冲补偿(synchronouspulsescompensation,SPC)的新型共模EMI抑制方法，并应用于BuckDC/DC变换器。该方法具有以下特性：
1、所补偿的同步脉冲信号与驱动PWM信号同步，因此占用FPGA/DSA资源较低；
2、所采用的DAEF系统包含DAC和FPGA，因此省去了采样电路和ADC模块；
3、0.15～30MHz频段范围内能够降低共模EMI噪声平均约20dB，最高约31dB。
为了实施基于SPC的共模EMI抑制方法，文中首先分析同步BuckDC/DC变换器共模EMI模型，得到噪声源与共模噪声的关系，阐明共模EMI噪声产生的具体原因；其次，建立SiCMOSFET开关波形简化时域模型并预测共模EMI噪声频谱，同时提出基于SPC的共模EMI抑制方法，并理论验证所提方法的可行性，进而建立基于FPGA的SPC实现方案；然后，分别讨论非理想SPC以及嵌入共模电感对实验测试结果的影响；最后，通过实验验证SiCMOSFET同步BuckDC/DC变换器的共模EMI模型的准确性以及基于SPC的共模EMI抑制方法的有效性。
1、同步BuckDC/DC变换器的共模电磁干扰模型
首先，建立同步BuckDC/DC变换器电磁干扰模型，研究同步BuckDC/DC变换器的电磁干扰特性，然后进一步分析BuckDC/DC变换器噪声源与共模噪声的关系，明确共模电磁干扰抑制目标。
1.1、BuckDC/DC变换器的电磁干扰分析
在同步BuckDC/DC变换器中，SiCMOSFET的高速导通和关断产生较高的dv/dt和di/dt，进而导致严重的电磁干扰。为了研究同步BuckDC/DC变换器的电磁干扰问题，需要对同步BuckDC/DC变换器的电磁干扰进行分析。
同步BuckDC/DC变换器的高频电路模型如图1所示。所提出的高频电路模型考虑了直流源VDC，线路阻抗稳定网络(lineimpedancestabilizationnetwork,LISN)以及同步BuckDC/DC变换器。其中LISN包含了CL-RL-CN-RN高频测试支路；同步BuckDC/DC变换器包含了输入端高压L节点寄生电感Ll和低压N节点Ln1-Ln2，母线Bus对地寄生电容Cb1、Cb2，输入电容RESin-LESin-Cin,SiCMOSFET控制管Q1漏源极寄生电感Lq1u-Lq1d和续流管Q2漏源极寄生电感Lq2u-Lq2d及功率半桥Q1-Q2中点对地寄生电容Cqg和输出负载Lout-Cout-Rload。
所提出的变换器电磁干扰模型中，将开关管SiCMOSFET当作一个黑匣子并用电流源或者电压源将其替代，该等效电流源或者电压源是电磁干扰的根源。因此，本文同步BuckDC/DC变换器的高频电路模型将续流管SiCMOSFET作为电流源(用漏源极之间电流Id,Q2表示)，同时控制管SiCMOSFET作为电压源(用漏源极之间电压Vds,Q1表示)，可以得到同步BuckDC/DC变换器高频等效电路模型，如图2所示。
漏源极之间的电压Vds和电流Id是同步BuckDC/DC变换器的EMI噪声源，如图2所示，可以通过电压电流探头直接测量，分析噪声源的电磁干扰特性。基于同步BuckDC/DC变换器高频等效电路模型可以建立其共模电磁干扰模型，进一步预测系统的共模电磁干扰噪声。
1.2、BuckDC/DC变换器的共模电磁干扰模型
共模电磁干扰噪声定义为同步BuckDC/DC变换器EMI噪声中流向大地的电磁干扰。共模电磁干扰噪声通过Cqg流向大地，并且经过LISN返回至Vds和Id，由于L线和N线的共模电磁干扰噪声相同，因此Cin被短路，输出负载Lout-Cout-Rload被忽略。通过叠加定理，分别考虑电压源和电流源，可以得到同步BuckDC/DC变换器高频共模等效电路模型，如图3所示。
根据叠加定理，当只考虑电流源时同步BuckDC/DC变换器的共模电磁干扰模型如图3(a)所示，电压Vds,Q1被短路。当只考虑电压源时系统共模电磁干扰模型如图3(b)所示，电流Id,Q2被开路。母线对地寄生电容Cb1和Cb2(大小为几pF)可以被忽略，且在高频EMI模型中Cin被视为短路(由于高频输入电容Cin低阻抗特性)。同步BuckDC/DC变换器的共模电磁干扰模型可以进一步简化，如图4所示。其中Lq1=Lq1u+Lq1d,Ls1=Ln2+Lq2d。基于图4(a)的简化模型可得：
其中：
同理，基于图4(b)的简化模型可得：
由于N线和L线的共模电磁干扰噪声相等，N/L线共模电磁干扰噪声可以表示为
由式(1)—(3)可知，高dv/dt的Vds,Q1和高di/dt的Id,Q2会导致严重的共模EMI问题。由于图4(a)同步BuckDC/DC变换器共模电磁干扰简化模型中电流源会被Lq1支路短路(尤其在中低频)，因此中低频时共模噪声主要由电压源产生。
1.3、SiCMOSFET开关波形分析
SiCMOSFET的开关波形Vds,Q1和Id,Q2由上升沿、高频振荡、下降沿、直流成分组成，以Vds为例，其近似等效波形如图5所示。
SiCMOSFET漏源电压Vds开关波形的等效近似图中V1为非对称梯形波，V2为衰减正弦波(包含上升沿振荡os1和下降沿振荡os2)，因此Vds可以表示为
式中：A为该函数的幅值；B为衰减系数；Ts为振荡周期；T为开关周期；τ1=τr；τ2=τr+τd；τ3=τr+τd+τf。
式(5)、(6)分别为周期信号的傅里叶系数与n阶谐波分量的幅值公式；利用式(5)、(6)可以得到SiCMOSFET漏源电压Vds的频谱成分如式(7)、(8)所示。
式中D为占空比。
为了得到SiCMOSFET开关波形的频谱成分，需要考虑SiCMOSFET器件本身导通时间τr和关断时间τf。SiCMOSFET器件的型号为C3M0015065D，通过查询数据手册，可以得到SiCMOSFET漏源电压Vds的模型参数如表1所示。
考虑一个周期内，结合表1和式(7)、(8)可以得到SiCMOSFET漏源电压Vds开关波形的频谱图，如图6所示。
SiCMOSFET漏源电压Vds开关波形的频谱图截取了传导EMI所关注频段0.15～30MHz，峰值谐波频率为(2N+1)f0，其中N为正整数。其中长虚线表示高频振荡的频谱，短虚线表示非对称梯形波的频谱，实线表示非对称梯形波叠加高频振荡的频谱。虽然开关过程中高频振荡增大了5～30MHz频段的谐波分量，增加了系统的高频EMI，但可以通过小型体积的无源滤波器进行抑制。由非对称梯形波所造成的中低频EMI难以利用小型体积的无源滤波器进行有效抑制，而基于FPGA的数字有源EMI滤波器对低频EMI有着很好的抑制能力。
1.4、BuckDC/DC变换器的共模EMI噪声分析
基于电压源的BuckDC/DC变换器共模电磁干扰模型，可得共模EMI噪声Vng/Vlg与Vds,Q1之间传递函数H(s)v的幅频特性曲线和相频特性曲线，如图7所示。传递函数H(s)v在54.4MHz之前呈现容性，在54.4～100MHz之间呈现感性，并且频率越低，H(s)v衰减就越大。
基于BuckDC/DC变换器的共模电磁干扰模型(考虑电压源模型，如图4(b)所示)和SiCMOSFET开关波形，可以计算得到BuckDC/DC变换器的共模EMI噪声。通过查询LISN数据手册以及利用AnsysQ3D软件提取BuckDC/DC变换器PCB母线寄生参数，可以得到BuckDC/DC变换器共模EMI模型的相关参数，如表2所示。
将表2中BuckDC/DC变换器共模EMI模型的相关参数代入式(2)，并结合图6中SiCMOSFET漏源电压Vds开关波形的频谱以及图7传递函数H(s)v的幅频特性曲线和相频特性曲线，可得BuckDC/DC变换器共模EMI噪声的频谱，如图8所示。
BuckDC/DC变换器共模EMI噪声频谱图中长虚线表示高频振荡所产生共模噪声的频谱，短虚线曲线表示非对称梯形波所产生共模噪声的频谱，实线表示非对称梯形波叠加高频振荡所产生共模噪声的频谱，点虚线表示非对称梯形波叠加高频振荡的频谱。图8展示了在0.150～5MHz频段内的共模EMI噪声主要由非对称梯形波产生，而在5～30MHz频段内共模EMI噪声主要受高频振荡的影响。为了抑制0.15～5MHz频段内共模EMI噪声，本文提出一种同步脉冲补偿的共模EMI噪声抑制方法，所注入的同步脉冲信号在中低频段频谱特性与非对称梯形波所产生的共模EMI噪声频谱相似进而可以叠加抵消。
2、基于同步脉冲补偿的共模EMI抑制方法
2.1同步脉冲补偿方法
为了抵消共模EMI噪声，同步脉冲信号需要与共模EMI噪声频谱一致。在中低频段，共模EMI噪声主要由电压源Vds,Q1产生，并且通过图4(b)可知共模EMI噪声与电压源Vds,Q1同向，而传递函数H(s)v在0.15～30MHz主要以容性为主，则所提出的同步脉冲信号应与电压源Vds,Q1的dv/dt方向相反。图9展示了电压源Vds、共模电压Vcm以及脉冲电压Vpulse的近似等效波形。
所提出的同步脉冲信号可以表示为
式中Vdc为同步脉冲信号的直流值，则其频谱可以表示为
令Vdc=0.65V，可得同步脉冲信号频谱与共模EMI噪声频谱，如图10所示。在0.15～30MHz频段内，同步脉冲信号频谱与共模EMI噪声频谱的幅值大小和趋势都呈现良好的一致性。通过叠加同步脉冲信号和共模噪声信号，得到共模噪声抑制后的频谱，如图10长虚线曲线所示，叠加后在低频段对共模噪声(共模噪声由梯形波产生)有着非常好的衰减能力。
2.2、同步脉冲补偿设计方案
为了便于共模电磁干扰抑制方案的设计，本文采用FPGA产生同步脉冲补偿信号，因此在设计阶段需要考虑FPGA对于同步脉冲信号的影响。基于FPGA的同步BuckDC/DC变换器测试平台如图11所示。
在LISN和同步BuckDC/DC变换器之间嵌入了脉冲注入系统，该系统由FPGA、DAC、注入支路Ci和共模电感LD组成。FPGA用于控制PWM驱动信号并产生同步脉冲注入信号，DAC用于数模转换，Ci为注入电容，共模电感LD用于降低脉冲注入系统对BuckDC/DC变换器的影响以及增加脉冲注入系统和LISN端的耦合，同时抑制高频振荡所产生的EMI。
对于图11中所给的脉冲注入系统，FPGA和DAC是确定的，而注入电容Ci和共模电感LD需要人为计算。注入电容Ci除了隔离直流成分外，对所注入的脉冲补偿信号的影响应尽量小，因此其截止频率fi应满足：
式中：RLISN=50Ω；注入电容Ci应满足Ci>21nF。
为了抑制高频振荡所产生的EMI噪声，由式(2)可得：
因此，共模电感LD应满足LD>6.8μH。
基于前面的建模分析，得到基于FPGA的同步脉冲信号补偿设计流程，如图12所示。首先分析DC/DC变换器的EMI模型，确定模型中的共模寄生参数，同时建立SiCMOSFET开关波形与共模噪声之间的关系，进而确定共模噪声的EMI特性。基于开关波形与共模噪声之间函数关系，确定所采用的SiCMOSFET的开关上升时间τr和下降时间τf，进而确定所采用的FPGA、DAC及计算所需的共模电感LD和注入电容Ci。在确定开关上升时间τr和下降时间τf之后，通过FPGA给定脉冲补偿信号Vpulse，同时确定Vpulse的注入时刻。图13展示了电压源Vds,Q1、共模电压Vcm、控制管Q1栅源电压Vgs,Q1及续流管Q2栅源电压Vgs,Q2的近似等效波形，其中τdead为死区时间。为确定Vpulse的注入时刻，相比图9，图13忽略了电压源Vds,Q1波形的上升沿和下降沿的时间长度。由图13可知，Vds,Q1上升沿与Vcm正向电压、Vgs,Q1下降沿同步，Vds,Q1下升沿与Vcm负向电压、Vgs,Q2下降沿同步。因此，在所提出的DAEF中，在单个周期内，负向脉冲的注入时刻为Vgs,Q1下降沿触发时刻，正向脉冲的注入时刻为Vgs,Q2下降沿触发时刻。
若通过实验测试，系统的EMI没有衰减，则需替换寄生参数更少的共模电感LD和注入电容Ci；若系统的EMI衰减，则建立EMI滤波器原型，整个设计流程结束。
3、基于SPC的实验测试影响因素分析
采用同步脉冲信号补偿方法的优点在于其设计流程简单，在2.1节给出的同步脉冲信号补偿方法中，所期望的同步脉冲信号在LISN端的响应应该为一个理想的脉冲方波信号，但实际上基于FPGA很难实现一个较为理想的脉冲方波信号，采用FPGA产生的方波被限制于-5.5～5.5V之间，需要对FPGA所产生的影响进行分析。同时嵌入共模电感后对噪声的影响较大，因此也需要加以分析。
3.1、非理想同步脉冲信号的影响
基于FPGA产生的同步脉冲补偿信号如图14所示。利用采样频率为1GHz的示波器提取时域数据，即DAC输出的同步脉冲信号。图中：3个曲线为70～100ns不同脉冲宽度的补偿信号，当补偿信号电压水平越大时，其产生的脉冲补偿信号就会趋近失真，难以保持理想的脉冲宽度(反向脉冲补偿信号同理)，其频谱如图15所示。
图15展示了FPGA所产生的电压水平分别为2、4、5.5V同步脉冲补偿信号的频谱对比，其峰值谐波次数为(2N+1)f0。频谱图中，在0.15～15MHz频段内，谐波幅值随着电压水平的升高而升高，在15～30MHz频段内，谐波幅值随着电压水平的升高保持不变。因此，FPGA补偿的同步脉冲信号随着电压水平的升高，其产生的脉冲失真对0.15～15MHz频段影响较低，对15～30MHz频段影响较高。同时，与理想同步脉冲补偿信号的频谱相比(如图10所示)，上述脉冲失真使得15～30MHz频段内FPGA所补偿的同步脉冲信号与共模EMI噪声无法抵消，因此需要添加共模电感用于抑制15～30MHz频段内的共模EMI噪声。
3.2、共模电感对EMI噪声的影响
基于阻抗网络分析仪测量得到共模电感的阻抗曲线，如图16所示，其电感量约为40μH。图17显示了上管漏源电压Vds与LISN端EMI噪声VEMI对比，LISN端EMI噪声VEMI主要产生于漏源电压Vds的上升沿和下降沿，在上升沿和下降沿结束后主要由高频振荡主导。
考虑加入40μH电感后的LISN端EMI噪声如图18所示。当加入共模电感后，LISN端EMI噪声峰值由7.32V降低至1.9V，同时由式(13)可知其振荡频率降低至约2.4MHz，降低后的振荡噪声明显增加了LISN端EMI噪声的脉冲宽度，增加至154ns。在Matlab中利用FFT得到LISN端EMI噪声VEMI频谱如图19所示。
共模电感能够明显减少4～30MHz的EMI噪声约30dB，尤其能够抑制开关管SiCMOSFET所产生的高频振荡EMI噪声。同时，降低了0.15～4MHz频段范围内频率为(2N)f0谐波的EMI噪声约20dB，其中200kHz谐波的幅值降低约23dB；然而，对于0.15～4MHz频段范围内频率为(2N+1)f0谐波的EMI噪声抑制能力较低，平均降低约3dB。
4、基于SPC的实验验证
4.1实验平台
同步BuckDC/DC变换器EMI测试实验平台如图20所示。所提同步脉冲信号补偿方法应用于30V转15V的碳化硅同步BuckDC/DC变换器，额定功率为480W。其中，SiCMOSFET型号为C3M0015065D，开关频率为50kHz，占空比为0.5，输出负载为可调负载0～20.1Ω。同时，共模电感值约为40μH，注入电容约为2.2μF。实验所采用的测量设备及其型号如表3所示。
4.2、实验结果分析
1、时域测试结果分析
注入的同步脉冲补偿信号如图21所示。FPGA所注入的同步脉冲补偿信号的正负脉冲宽度均为120ns，其中脉冲上升沿和下降沿均为20ns(FPGA晶振频率为50MHz)，同时在FPGA注入后LISN端测量的电压会有一定的衰减，其波形近似为一阶高斯脉冲，在Matlab中利用FFT得到DAC输出电压和LISN端响应的电压的频谱，如图22所示。相对于DAC输出电压，LISN端响应的电压频谱有一定的衰减，但整体趋势保持一致。
FPGA注入同步脉冲补偿信号后，LISN端EMI噪声VEMI的时域波形，如图23所示。补偿同步脉冲信号后，LISN端EMI噪声VEMI的正向脉冲峰值电压由1.9V降低至0.5V，其负向脉冲峰值电压由1.65V降低至0.3V。
图23补偿同步脉冲信号前后LISN端EMI噪声VEMI时域波形对比
2、频谱测试结果分析。
补偿同步脉冲信号前后LISN端EMI噪声VEMI频谱对比如图24所示。在补偿同步脉冲信号后，0.15～10MHz频段范围内谐波频率为(2N+1)f0的EMI噪声有着明显的衰减，其中在1.75MHz能够衰减约33dB，所考虑频段内平均衰减约15dB。
图24补偿同步脉冲信号前后LISN端EMI噪声VEMI频谱对比
为了进一步验证所提EMI抑制方法的有效性，采用EMI接收机测试噪声频谱如图25所示。
EMI接收机频谱测试结果与示波器时域测试的FFT分析结果一致，同时测试结果能够十分吻合论文前两部分的理论分析，进一步验证了同步脉冲信号补偿方法的有效性。嵌入共模电感后，所测量的原始噪声在4～30MHz频段范围内得到明显的衰减，频率越高衰减幅度越大，同时也能够有效抑制0.15～4MHz频段范围内谐波频率为(2N)f0(N为正整数)的EMI噪声约20dB，然而对于0.15～4MHz频段范围内谐波频率为(2N+1)f0的EMI噪声抑制能力较低，平均降低约2dB。同步脉冲信号补偿后，对0.15～10MHz频段范围内谐波频率为(2N+1)f0的EMI噪声有着约15dB的衰减能力，其中在1.75MHz时能够衰减29dB。总体来说，与原始噪声相比，本文所设计的脉冲注入系统能够有效地衰减0.15～30MHz频段范围内的EMI噪声约20dB，其中在1.75MHz时能够衰减约31dB，验证了共模EMI模型的准确性以及基于同步脉冲补偿的共模EMI抑制方法的有效性。
5、结论
本文提出一种基于同步脉冲信号补偿的BuckDC/DC变换器共模EMI抑制方法，并得到以下结论：
1、明确共模噪声与噪声源的关系。利用叠加原理，可以将SiCMOSFET等效为电压源和电流源；当单独考虑电流源时，由于输入电容Cin在0.15～30MHz时可视为短路，因此电流源对共模噪声影响较小；当单独考虑电压源时，将输入电容视为短路可推导得到共模噪声与电压源Vds的关系。
2、明确共模噪声的频谱成分。电压源Vds由梯形波和高频振荡构成，利用傅里叶变换得到其频谱成分，进而利用共模噪声与电压源Vds的关系得到共模噪声的频谱成分，其主要由开关频率f0的奇数倍谐波成分主导。
3、研究了基于SPC的BuckDC/DC变换器共模EMI抑制方法的理论可行性，并给出基于FPGA的系统实施方案。所提出同步脉冲信号与共模噪声的频谱具有高度一致性；给出共模电感和注入电容的设计范围；得到基于同步脉冲信号补偿的BuckDC/DC变换器共模EMI抑制方法的设计流程。
4、在实验测试分析中，与理想的同步脉冲信号相比，非理想同步脉冲信号在10～30MHz频段内幅值较低，为了抑制高频振荡所产生的共模EMI噪声，需要嵌入共模电感。所嵌入的约40μH共模电感能够抑制4～30MHz频段内的共模噪声约30dB，同时能够抑制0.15～4MHz频段内开关频率f0的偶数倍谐波噪声约20dB。
5、在验证实验中，补偿同步脉冲信号后，0.15～10MHz频段内开关频率f0的奇数倍谐波噪声被衰减平均约15dB，其中在1.75MHz能够衰减约29dB。最后，验证了本文提出的基于SPC共模EMI抑制方法的理论与实验完全吻合。
如您对我们的产品感兴趣，欢迎联系咨询电话：135 1009 9916（微信同号）
想了解更多关于碳化硅功率器件产品知识 请查看碳化硅课堂
