整体分四大段：高纯粉料制备 → PVT 单晶长晶 → 衬底加工 → 外延生长 → 晶圆器件制造 → 切割封装测试，主流是 4H-SiC，用于 MOSFET、SBD/JBS 二极管。
图1：SIC生产工艺流程图
一、高纯 SiC 粉制备（长晶原料）
高纯 Si 粉 + C 粉配比，碳热还原合成，再破碎、酸洗提纯，控制杂质（B、Al、金属杂质 ppb 级别），供 PVT 坩埚装料；
区别：艾奇逊法做的低纯度 SiC 粉是磨料，不能做半导体衬底
二、PVT 物理气相传输法 单晶生长（核心瓶颈）
- 石墨坩埚底部装入高纯 SiC 源粉，顶部贴SiC 籽晶（4H 晶型）
- 真空 / Ar 惰性气氛，升温 2200~2350℃，源粉直接升华，生成 Si、Si₂C、SiC₂气相组分
- 依靠坩埚内精准温度梯度，气相输运到上方温度略低的籽晶表面，再结晶，缓慢长成圆柱形 SiC 晶锭（boule）
- 生长周期：7~14 天 / 炉，控温、气压、气流稳定，防止多型夹杂、微管、位错、堆垛缺陷；降温出炉取出晶锭
其他路线：Lely 法（实验室小晶锭）、HTCVD，量产主流只有 PVT
图2：SiC 晶锭
三、晶锭加工 → SiC 衬底（Epi-ready 衬底片）
- X 射线定向：确定晶向（常用 (0001) Si 面，偏切角 4°/8°，为外延台阶流生长）
- 滚外圆、磨端面、做平边 / 缺口（OF/Notch，标识晶向）
- 多线切割（金刚线为主，砂浆线逐步淘汰），切成薄片；SiC 极硬，切割损伤层是重点管控项
- 研磨（Lapping）：粗磨→精磨，去除切割损伤、控制厚度 TTV
- CMP 化学机械抛光：原子级镜面，消除亚表面损伤，外延前必须 CMP
- 湿法清洗、检测：微管 MPD、位错、翘曲、粗糙度、电阻率；合格即为导电型 / 半绝缘型 SiC 衬底
图3：SiC衬底晶圆
四、外延生长（Epi，决定器件耐压、Vf、Ron）
SiC 外延 CVD 炉，H₂载气，硅烷 + 丙烷，1550~1650℃在衬底表面生长 N⁻漂移层（高压器件核心耐压层），可多层结构：
- SBD：单层 N⁻外延
- SiC MOSFET：N⁺衬底 + N⁻漂移层 + P 阱、P⁺、N⁺等（部分原位掺，部分后续离子注入） 外延后检测：厚度均匀性、掺杂浓度、缺陷（基面位错 BPD、三角缺陷），产出外延片 Epiwafer
五、晶圆前段工艺（器件制造，SiC 和硅最大差异：高温离子注入 + 高温退火、栅氧界面）
以 SiC MOSFET 为例：
- 清洗、掩膜光刻
- 离子注入：P 型 / N 型掺杂（Al、N 离子；SiC 不能常规高温扩散，只能离子注入）
- 高温激活退火：1600~1800℃，Ar 气氛，激活杂质、修复注入损伤（硅工艺没有这么高退火温度）
- 牺牲氧化、栅氧化层生长（SiC/SiO₂界面是 MOSFET 可靠性痛点，NO 退火钝化是主流方案）
- 栅极沉积、光刻刻蚀
- 源漏欧姆金属沉积（Ni 基为主，合金退火形成欧姆接触）
- 金属互连、钝化层（SiN）、开孔
- 晶圆电性探测 WAT、探针测试，划片前分选良率
JBS 二极管流程更简单，少 P 阱、栅极相关工序
六、后段：划片、封装、老化、测试
- 激光 / 刀片划片，裂片，裸芯 die 拣选
- 装片：银烧结（车规 SiC 模块主流，比焊锡耐温更高）、引线键合（铝线 / 铜 clip）
- 塑封 / 模块封装（TO247、TOLL、半桥全桥功率模块）
- 老化 HTGB、HTRB、开关可靠性、高低温测试
- 电性终测：Vth、Vf、Rdson、击穿电压、漏电流，分级入库
关键对比要点
- 硅：直拉法，1420℃熔化生长；SiC不熔融，只能升华 PVT，2300℃+，慢、缺陷难控
- 衬底成本占 SiC 器件接近一半，外延第二大成本项
- 离子注入 + 高温退火、栅氧界面、银烧结封装是 SiC 独有的难点工艺
- 如您对我们的产品感兴趣，欢迎联系
- 我们将为您提供高效、贴心的解决方案！
- 咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
- 想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
