在功率半导体这条线上，耐压每往上走一个台阶，真正的难点就会从芯片内部挪到芯片外面。3.3 kV 以上的碳化硅 MOSFET 已经被业界视为下一代中压变换的首选器件，可是到今天为止，这一档产品依然停留在工程样品阶段，没有被商业应用接住。挡住它的不是外延生长，也不是栅氧工艺，而是把这些芯片装进一个能稳定工作的壳里。
中压为什么要换碳化硅
碳化硅相对硅的物理优势是明确的：临界击穿电场高约 10 倍，电子饱和漂移速度高约 2 倍，禁带宽度高约 3 倍，热导率高约 3 倍。放到中压场景里，这些倍数会直接转成工程收益。3.3 kV 以上的碳化硅 MOSFET 具备更强的阻断能力、更快的开关速度与更好的热性能，开关损耗显著低于同规格硅器件，于是变换器拓扑可以简化，器件数量可以下降，最终换来更高的可靠性、效率和功率密度。
速度上的差别有多大，可以看一个数字：在 10 kV 中压系统里，碳化硅器件的瞬态电压变化率最高可达 250 kV/μs，比典型硅 IGBT 高了接近两个数量级。这个数字一方面说明了它为什么适合中压，另一方面也预告了后面会遇到的麻烦。
图1 碳化硅相对硅的四项材料优势（依据原文论述绘制）
不过器件成熟度并不等于系统可用。10 kV 这一档的瓶颈集中在高压芯片与封装技术上。长期以来只有少数供应商提供 10 kV 碳化硅 MOSFET 工程样品，公开报道的模块大多是基于这些芯片在实验室里做的定制封装。CREE 早在 2004 年就推出过 10 kV、比导通电阻 123 mΩ·cm² 的 4H-SiC DMOSFET，单芯片电流从 5 A 逐步提升到 20 A；中国电科五十五所近期也发布了 10 kV、15 A、导通电阻 500 mΩ 的芯片，成为第二家供应商。问题在于，基于国产 10 kV 芯片、采用标准封装、并且经过完整实验验证的功率模块，此前几乎没有公开报道。
八颗芯片怎么装进一个壳
模块选用英飞凌 XHP3 标准封装，外形尺寸 140 mm × 100 mm × 10 mm，半桥拓扑。芯片来自中国电科五十五所的 10 kV / 15 A 碳化硅 MOSFET 裸片，导通电阻约 500 mΩ。整个模块用 8 颗芯片，上下两个开关单元各并联 4 颗。
并联的核心问题是均流，所以 4 颗芯片在基板上做对称、横向排列。安装方式为真空回流焊，焊到直接键合铜基板上。栅极与源极的焊盘分别用 5 mil 和 12 mil 的铝线键合，这个粗细差异是为了匹配各自的载流能力。
还有一个容易被忽略的细节。直接键合铜基板是多层材料，各层热膨胀系数不一致，面积一大就会翘曲，进而影响焊层寿命。这里没有做一整块大基板，而是拆成四块独立基板，再用铜夹把它们互连成一个完整半桥。
端子设计同样围绕寄生参数展开。功率回路的正负直流端与交流输出端采用宽铜排，正负直流端做反向堆叠，中间加塑料隔片绝缘，目的是让回路面积尽可能小。信号端子这边，栅极与开尔文源极做垂直重叠，缩小驱动回路面积，抑制高电流变化率带来的干扰。
图2 10 kV / 60 A 半桥模块的四个结构决策（依据原文数据绘制）
24 nH 与 0.0948 K/W
寄生参数用 ANSYS Q3D 提取。考虑到开关瞬态在 50 到 200 ns 量级，对应频域约 1.75 到 7 MHz，作者选取 1 MHz 和 10 MHz 两个频点做评估。
提取出来的自感分布并不均匀：正直流端到上管源极之间 16.7 nH，上管源极到交流端 10.91 nH，交流端到下管源极 8.29 nH，下管源极到负直流端 19.69 nH。互感里有几项是负值，比如正直流端与负直流端支路之间为 −7.69 nH，交流端与上管源极之间为 −8.31 nH。负互感意味着磁场相互抵消，这正是反向堆叠母排想要的效果。
合起来，整个回路的寄生电感在 10 MHz 下为 24 nH，1 MHz 下为 24.3 nH，两者差别很小。电磁场分布还显示，趋肤效应会把电流挤到铜迹线边缘，但并联的两个半桥支路之间电流分布是均匀的。
热性能用 COMSOL 做有限元分析。单芯片加 100 W 功耗时，并联芯片的平均结温为 71.1 °C。因为芯片之间排布比较稀疏，芯片间温差小于 1 °C，没有明显的热耦合。热阻按 JESD51-14 的瞬态双界面法提取，得到结到壳热阻 Rthjc = 0.0948 K/W。
6 kV 母线上的实测
验证环节用双脉冲测试。上管栅源短接保持关断，只测下管。漏源电压用 7 kV 高压差分探头 DP6700 采集，带宽 200 MHz；电流用罗氏线圈在源极取。直流母线由 5 个 2 kV、95 μF 的电容串联构成，等效 10 kV、19 μF，并接静态均压电阻。负载是 3 个 2 mH 电感串联，合计 6 mH。驱动条件为 −5 V / +18 V，外部门极电阻 10 Ω。测试在 6 kV 母线电压下进行。
关断过程中，漏源电压上升率为 32 kV/μs，从上到 90% 母线电压用时 155 ns。开通时电压下降率为 22 kV/μs，从 90% 到 10% 用时 235 ns。一个脉冲下来总开关损耗 82 mJ。相比同等条件的硅器件，中压碳化硅的开关损耗降低约 7.5 倍。
两个波形特征值得单独说。关断时的电压过冲几乎可以忽略，原因是 6 kV 母线电压相对较高，回路杂散电感引起的振荡占比很小，说明高压小电流器件对封装与系统寄生电感的敏感度并没有想象中那么夸张。开通时却有明显的电流尖峰，即便第一个脉冲电感电流为零、不存在反向恢复，尖峰依然存在，来源是器件输出电容、封装与负载电感的寄生电容放电。极高的电压变化率让高压碳化硅对寄生电容变得敏感，这是驱动设计里需要单独处理的一项。
把这套设计放在一起看，中压碳化硅的产业化门槛确实不在芯片参数表上。8 颗芯片的对称排布决定均流，母排的堆叠方式决定寄生电感，基板的分块与铜夹决定热应力，端子的重叠决定驱动抗扰。这些结构层面的选择合起来，才能做出 24 nH 的回路电感与 0.0948 K/W 的热阻，让 10 kV 器件在 6 kV 母线上干净地开关。对做中压变换的工程师来说，选器件只是第一步，能不能把封装和母排一起设计，才是分水岭。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
