今天这篇文章主要内容是：三种沟槽栅SiC MOSFET栅极开关应力退化机制对比
先介绍背景
在SiC MOSFET领域，静态栅极偏压导致的可靠性问题已得到充分研究，目前业界公认的两种退化机制分别为：
1、偏压温度不稳定性（BTI），2、经时介质击穿（TDDB），
近年，动态栅极偏压导致的可靠性问题亦浮出水面，即，栅极开关不稳定性（Gate Switching Instability，GSI），
何为GSI？
简言之，若向栅极施加交流偏压应力，SiC MOSFET会出现显著的阈值电压漂移，
比如栅压在+18 V、-5 V之间，以100 kHz的频率来回切换，持续1000小时，观察Vth漂移情况。
不同于偏压温度不稳定性（BTI），GSI的退化程度取决于开关次数而非应力持续时间。
相比传统静态可靠性评估，GSI实验因具备开关动作，更接近实际应用场景。
业界通常采用栅极开关应力测试（Gate Switching Stress，GSS）评估器件的GSI能力，在AQG324、JEDEC JEP195等行业标准中，该测试也被称为动态栅极开关（DGS），
另，GSI还有诸多叫法，包括AC BTI、DGB……
具体测试方法是：器件漏源短接，对栅源电压施加脉冲应力，以模拟器件实际开关工况。
本文选择三种不同结构的沟槽栅SiC MOSFET，对比其GSI退化机制，揭示宏观波形背后的微观机理。
图片来源：网络
三种器件结构如上，
左侧是ST（博世），中间是SDT（罗姆），右侧是AT（英飞凌），
器件结构不赘述，均为商用器件，
图片来源：网络
具体参数如上，均为1200V器件，
GSS测试具体条件如下：
每款器件选4只样品，驱动电压统一设置，-8V/+22V，开关频率500kHz，栅源电压变化率dVGS/dt = 0.4V/ns，
应力结束几分钟内，复测器件参数。
图片来源：网络
三种器件的ΔVth、ΔRdon如上，
无论哪个指标，SDT退化都最严重，
具体退化情况如下：
1、SDT：ΔVth在5×1011次循环后高达2.6V~3.5V，ΔRdon达到8%~12%，退化最严重，
2、ST：ΔVth在5×1011次循环后约0.7V~0.9V，ΔRdon约2%~3%，后期趋于饱和，整体退化适中，
3、AT：ΔVth在5×1011次循环后仅0.2V~0.3V，ΔRdon初期1%~2%，后期升至4%~6%，退化最轻。
图片来源：网络
三种器件GSS测试前后（1012次循环）的转移特性、跨导曲线如上，
SDT和ST的转移曲线明显向右平移，AT的转移曲线右移程度较小，
5×1011次循环后，SDT的Δgm约3.5%，ST的Δgm约4%，二者的gm均增加，
而AT的Δgm大致在3%~20%，但gm在减小，
AT的gm变化情况不同于ST、SDT，暗示了这背后存在不同的微观机理，
且，静置三个月后再复测转移曲线，SDT和AT器件的gm恢复至5×1011次循环后的水平，一部分样品甚至完全复原，
而ST器件电参数未出现恢复，1012次循环后的退化状态保持稳定。
宏观现象的差异，源自不同的微观机理。
图片来源：网络
三种器件GSS测试前后的RGG、CGD、CGS变化情况如上，
为什么要看这几个指标的变化情况？
因为要借此定位退化发生的具体区域。
RGG-RGint表示剔除内栅阻影响后，栅氧陷阱和界面态对交流信号的响应损耗，
CGS可反映沟道区陷阱积累情况，如果沟道区出现可捕获电子的陷阱电荷，相当于增加了沟道区负电荷，使得CGS-VGS曲线整体右移，
CGD可反映积累区情况，尤其是沟槽侧壁及底部附近，
如果在积累区（沟槽底部的漂移区表面）注入负电荷，相当于在漂移区表面增加额外的负电中心，这会改变该区域的耗尽/积累状态，进而改变CGD在低VGS区域的大小，
理解原理后，看三种器件表现，
ST器件，RGG峰值发生位移，CGS曲线明显右移，CGD变化较小，推测陷阱主要集中在沟道区，
SDT器件，RGG峰值显著增大，CGS、CGD均明显右移，推测陷阱同时存于沟道区和积累区，
AT器件，RGG和CGS变化极小，CGD明显右移，推测主要是积累区注入负电荷。
图片来源：网络
为验证推测，进行仿真，如上，
思路是——在器件的不同区域（沟道区or积累区）施加不同的界面电荷密度ΔQ（ΔQ为负），以复现实测结果，
图中标注了Case1、Case2和Case3，三者唯一区别是界面电荷条件，
Case1在ST器件沟道区施加ΔQ=-0.4×1012cm-2，仿真结果ΔVth≈ +0.8V（与实测吻合），gm几乎不变（实测增加4%），
由此推断其微观机理：沟道区受主陷阱积累→阈值电压升高，跨导变化甚微。
Case2在SDT器件沟道区施加ΔQ=-1.2×1012cm-2，仿真结果ΔVth≈ +3.5V（与实测吻合），gm在低VGS区略有增加但在高VGS区开始下降（实测增加3.5%），
由此推断其微观机理：沟道区陷阱积累、积累区电荷俘获→阈值电压显著升高，高VGS区跨导降低。
Case3在AT器件积累区施加ΔQ=-6×1011cm-2，仿真结果ΔVth≈ 0（与实测吻合），gm在整个VGS范围内下降4%（与实测吻合），
由此推断其微观机理：积累区负电荷注入→阈值电压不变，跨导显著降低，导通电阻增大（因为漂移区电阻增大）。
小结：
1、研究三种沟槽栅SiC MOSFET器件的GSI退化模式，包括ST、SDT与AT，
试验条件如下：-8V/+22V，开关频率500kHz，栅源电压变化率dVGS/dt = 0.4V/ns，
1012次循环后，ST器件以Vth小幅漂移为主，AT器件以跨导下降为主，这两种器件性能退化对开关损耗的影响相对较小，
SDT器件退化最严重，Vth显著漂移，在中等负载工况下会明显降低整机能效。
2、ST、AT器件在长期栅极开关应力下，出现一种此前尚未报道的退化机制：
器件积累区产生负界面电荷，导致漂移区电阻增大，进而使器件导通电阻增大，但室温静置一段时间后，该效应可自行恢复。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
