今天这篇介绍沟槽栅功率MOSFET在同步整流和DC/DC变换领域的应用，
先介绍背景
沟槽栅功率MOSFET另一应用领域是同步整流和DC/DC变换，
1970年代末期~1980年代初期，基于功率MOSFET的脉冲调制DC-DC变换器（PWM DC/DC）问世，
所谓PWM，大概思路是——通过调节开关器件的导通时间占空比，以实现稳压功能，
比如Buck电路，将一个不稳定的直流电压（比如锂电池的4.2V-2.7V）转换成另一个稳定的、更低的直流电压（比如给CPU供电的1V），
PWM DC/DC大概包括如下几部分：
1、主开关（控制开关）：高速开关器件，以每秒几十万or几百万次的速度开关，将一个平滑的直流电压切成一串电压脉冲，
2、电感/变压器：储能元件，在开关“开”的时候存储能量，“关”的时候释放能量，将脉冲电流平滑为近似直流电流，
3、输出整流器：将斩波电压波形还原为直流，并在主开关关断时为电感电流提供续流路径，
4、低通滤波器：剔除电压脉冲中的高频波纹，使输出电压更加平滑稳定，
5、反馈与PWM控制：持续监测实际输出电压大小，并将其与目标值对比，以此指导调节开关器件导通时间占空比，
例如实际输出电压偏高，就降低导通时间占空比，偏低则提升导通时间占空比，
通过调整开通、关断时间占比，以调节输出电压，此即脉冲宽度调制。
小功率变换器可实现单片集成，而大功率变换器则需要分立功率MOSFET器件，
在此应用场景下，沟槽栅功率MOSFET常用作控制开关（尤其适用于20~200V输入电压场景）和同步整流管，但两者的设计方案存在显著差异。
作为主开关时，沟槽栅功率MOSFET的优化目标并非尽可能降低比导通电阻，而是更高的开关速度，
因此要求低反馈电容、低栅极电荷、低栅极电阻，以及尽可能低的Rdon×QG品质因数。
作为同步整流管时，沟槽栅功率MOSFET则需要针对不同场景进行定制化设计，目标是尽可能降低比导通电阻，通过合理的尺寸设计，最大程度降低导通损耗。
整流应用中，以沟槽栅功率MOSFET替代SBD可提升变换器整体效率，但需对器件进行专门设计，以应对第三象限工作条件下的存储电荷问题，尽可能降低反向恢复损耗。
具体到变换器的拓扑结构和控制方法，如何抉择？
答：根据电压和功率等级的不同，选择不同方案，
商用产品中，同步降压、升压变换器（Buck / boost）是主流的非隔离拓扑，而隔离拓扑包括正激、反激和全桥，
低压变换器通常为硬开关型，即脉宽调制开关的电流可在任意时刻被关断，此时沟槽栅功率MOSFET的反向恢复特性是关键因素，
高压变换器则采用软开关技术，如谐振或准谐振控制方法，使开关转换与输出滤波器中无功元件的时间常数同步，
此类变换器中的控制开关应用，沟槽栅功率MOSFET电压上限约为200V，对200V以上应用，一般采用平面栅超结功率MOSFET，
而在高压变换器的同步整流应用中，沟槽栅功率MOSFET仍为首选。
图片来源：网络
如上，半桥结构同步降压变换器，
一只N沟道（也可用P沟道）沟槽栅功率MOSFET作为高端开关器件（HSS），另一只N沟道沟槽栅功率MOSFET作为同步整流器，属于低端开关器件（LSS）。
除稳压功能外，PWM控制电路还需通过插入“先断后合”（BBM）的死区时间，防止高低边MOSFET同时导通（避免出现直通电流），
死区时间内，电流流过低压侧MOSFET体二极管，这个二极管在导通时会注入少数载流子存储电荷，因此在半桥状态切换前，必须通过二极管反向恢复过程移除这部分电荷。
反向恢复过程会带来额外的功率损耗、速度限制和电磁干扰等问题，而上图解决这一问题的方案，是通过并联SBD以分流体二极管电流，
从波形图可以看到，有无SBD，反向恢复过程时间、峰值电流大小均有明显差异。
栅极驱动是影响器件工作效率的另一瓶颈，
首先是栅电荷，该参数决定了器件从关断状态切换到开通状态所需时间，
在低压差变换器中，这尤为重要，因为输入Vin与输出Vout非常接近，器件开通时间必须被精确控制在很窄的窗口内，
较低的栅电荷可以缩短栅极充电时间，最大化占空比调节范围，确保稳定的输出电压。
其次是栅阻，这是版图设计上的注意事项，核心思路是——确保栅极信号尽可能同步传递至每个元胞，
这要求栅阻足够低，否则大电流和高电压交叠之下，会产生额外功耗。
另外，为确保器件长期可靠性，需要平衡HSS和LSS的功耗，使两侧沟槽栅功率MOSFET的功耗和发热水平相当，
单只器件功耗由导通损耗和开关损耗组成，
导通损耗I2RDS，影响这项损耗的因素主要有二：
1、导通电阻，2）导通时间ton占总开关周期tsw=ton+toff的比例，即占空比D，
对于降压变换器中的HSS沟槽栅功率MOSFET，D = Vout/ Vin，
比如12V降至1V，那么D=1/12≈8.3%，即，HSS只有8.3%的时间在工作，剩下91.7%的时间均关断，
相应可以推出作为同步整流器的LSS沟槽栅功率MOSFET的占空比，1-D，因为只有在HSS关断时，LSS导通，
仍然是12V降至1V，LSS占空比为91.7%，绝大部分时间都在工作。
这就带来一个问题，LSS绝大多数时间都在工作，HSS只有少数时间在工作，如何保证二者功耗大致平衡？
对所有电压变换比较大的降压变换器而言，这都是不可忽视的问题（电压变换比较大意味着HSS、LSS工作时长极不平衡）。
解决方法是，尽可能降低LSS的导通电阻，包括采用更大芯片面积、更小导通电阻的元胞设计……
图片来源：网络
LSS、HSS的面积比见上式，
[RDSA]LSS/ [RDSA]HSS取决于二者的比导通电阻，由LSS、HSS的元胞设计决定，
例如5V转1V的降压变换器，若HSS、LSS采用相同工艺，比导通电阻一致，那么LSS的面积应为HSS的4倍。
因此，用于同步降压变换器的图腾柱式N沟道沟槽栅功率MOSFET双芯片封装通常采用非对称引线框架，低端器件的芯片焊盘面积为高端器件的3~6倍，
若HSS、LSS采用不同工艺，比导通电阻有明显差异，则需根据公式进一步调整芯片面积比。
以上仅考虑了导通损耗，实际优化时必须同时考虑开关损耗，
图片来源：网络
功率器件总功耗一般可用上式表示，
第一个括号内为导通损耗Pcond、死区时间功耗PBBM，
第二个括号内是与工作频率相关的开关损耗，包括栅极驱动损耗Pgate、输出电容充电损耗PQoss、交叠损耗Pxo以及反向恢复损耗Prr，
图片来源：网络
这张表很有用，第一行是各种损耗的通用表达式，第二行、第三行分别是针对Buck电路HSS、SR LSS（整流器LSS）的特殊表达式，
从这里就能看出不同应用下（作为开关器件or整流器），对不同参数有着不同要求，
比如LSS那一行，PQoss和Pxo均为0，而在HSS那一行，Prr为0，
损耗分量的差异导致不同应用下器件设计参数的侧重不同，
在大多数降压转换器中，LSS的导通时间占多数（50%以上，甚至90%），降低导通损耗是LSS器件的第一优先级，因此低导通电阻是关键，
且LSS工作时，两端电压几乎为0，CGD引起的开关损耗微乎其微，因此优化CGD通常并不在LSS器件的设计考量之内。
而HSS工作时，两端会承受完整的输入电压，降低开关损耗是第一优先级，因此需要优先降低CGD和QGD。
概言之，器件选型必须针对具体应用场景进行权衡，乃至要求定制化设计。
图片来源：网络
具体权衡如上，横轴是导通电阻，纵轴是功耗，
左上方蓝色区域是开关损耗主导，右下方红色区域是导通损耗主导，
逻辑是：
1、随着芯片面积的增大→电流密度提升→导通电阻减小→导通损耗降低，
2、随着芯片面积的增大→电容增大→开关损耗提升，
换言之，导通损耗和开关损耗之间存在权衡，某项改进在降低其中一种的同时，往往会提升另一种损耗，
这就需要针对具体应用场景进行不同设计，
比如轻载工况，电流很小，导通损耗较低，那以芯片面积较小为宜，因为此时开关损耗主导，小芯片可降低电容，从而降低开关损耗。
此间关键在于，没有任何器件能在全负载范围内都保持最高效率，效率曲线必会交叉，这也是采用Rdon×QG品质因数评估导通损耗&开关损耗trade-off优劣的原因。
实际应用中还有更复杂的情况，有时轻载，有时满载，怎么办？
图片来源：网络
比如这张图，锂电池便携式应用中的工况——电池电压随时间变化，且同时作为变换器的输入电压（Vbat=VDS）和栅极驱动电源（Vbat=VGS），
将栅电荷曲线的横纵坐标互换，可将导通损耗和栅极驱动损耗叠加在同一幅图中，以电池电压Vbat作为自变量进行分析，
在电池的每个放电周期中，电压从4.2V降至2.7V，
对于满电电池，开关损耗和栅极驱动损耗主导，导通损耗较低，
对于欠电电池，导通损耗则成为主要损耗。
为最大限度延长电池寿命，器件设计应使变换器的最小功耗工况与锂电池的标称电压3.6V匹配，以提升单次充电的使用时长。
概言之，某一具体应用场景的器件选型，从损耗的角度看，其实就是导通损耗与开关损耗之间的零和博弈，此长彼消，难以兼顾，
且，实际电路往往工作在一个广阔的电压-电流平面，不存在能在全负载范围内都保持最高效率的设计，
因此必须根据实际应用场景（如锂电池的电压变化轨迹），选择一个折中尺寸，使电路在该场景下的平均效率最高，这就是好的设计。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
