今天这篇文章来自Albany University，主要内容是制备短沟道深P阱1.2 kV SiC MOSFET。
先介绍背景
由于沟道迁移率较低，沟道电阻较大，平面型SiC MOSFET的比导通电阻难以降低，
一种方案是减小沟道长度，以降低沟道电阻，但这又会面临漏电增大等问题，
本文的思路，一方面制备积累型沟道，提升迁移率，一方面通过缩小沟道长度，以降低沟道电阻，另一方面通过增加P阱深度，抑制短沟道导致的漏电增大。
图片来源：网络
器件结构示意图及SEM剖面图如上，
通过结合random注入（随机注入）和channeling注入（隧道注入），形成深度约1.8μm的P阱，
已有报道表明，隧道注入技术可通过低能量注入形成深结，所制备的P阱深度，约为采用随机注入形成P阱深度的2.5倍。
图片来源：网络
这是第一张图AA’所在位置的净掺杂分布的仿真结果，
黄色代表N型掺杂，蓝色代表P型掺杂，
由于是积累型沟道，因此最初0.1μm为N型掺杂，
在深P阱之下，设计CSL层（电流扩展层），浓度约2e16cm-3~ 4e16cm-3，深度约0.3μm（指深P阱底部到CSL层底部的距离），
再往下是N型外延浓度。
图片来源：网络
这张图，是积累型沟道器件与反型层沟道器件，在半导体表面附近的掺杂分布仿真，
反型层沟道器件只有P型掺杂，是黑线，
积累型沟道器件则由黄线、蓝线共同组成，最初0.1μm是浓度在2e16cm-3~ 4e16cm-3的N型区，作为沟道，接下来便是深P阱区域。
制备了半元胞JFET宽度分别为0.4 μm、0.6 μm和0.8 μm的器件（沟道长度均为0.5 μm），也制备了沟道长度分别为0.3 μm、0.5 μm的器件，
所有器件制备于同一晶圆上，
图片来源：网络
JFET宽度对器件性能的影响如上，这是实测曲线，
左图是输出特性曲线，右图是不同浓度下，JFET宽度对Ron,sp的影响，
低浓度下（4e16cm-3），JFET宽度变化对Ron,sp尚有明显影响，
高浓度下（8e16cm-3），JFET宽度变化几乎不影响Ron,sp。
图片来源：网络
器件阻断特性曲线如上，JFET宽度增大会损害阻断特性，
且从右图看，短沟道（0.3 μm）下，通过窄JFET宽度（0.8 μm）+深P阱设计，可以有效抑制漏电。
图片来源：网络
电场、电势仿真如上，
窄JFET宽度下，栅氧化层电场被抑制，与实测结果相映证，
图片来源：网络
电容特性和短路特性如上，
JFET宽度越小，Crss越小，Ciss和Coss不变，
Crss的减小是栅漏交叠面积减小所致。
再看右图，随着JFET宽度的减小，短路耐量提升非常明显。
即，窄JFET宽度+深P阱设计，可以有效提升器件短路可靠性。
图片来源：网络
积累型器件与反型层器件的迁移率曲线如左图，不同沟道长度的输出特性曲线如右图，
VGS=20V时，积累型器件迁移率为22.8 cm2/V·s，反型层器件迁移率为12.5 cm2/V·s，
VGS=20V、VDS=0.1V条件下，沟道长度0.3 μm、0.4 μm和0.5 μm器件的Ron,sp分别为3.35 mΩ·cm2、3.76 mΩ·cm2和4.25 mΩ·cm2（未采用衬底减薄工艺），
图片来源：网络
不同沟道长度器件的转移特性和跨导Gm如上，
短沟道器件的跨导Gm更高，沟道长度0.3 μm、0.4 μm和0.5 μm器件的Vth分别为2.4 V、2.6 V和2.9 V。
图片来源：网络
不同沟道长度器件测得的阻断曲线如左图，不同沟道长度器件测得的电容曲线如右图，
所有沟道长度器件均具有高BV，即使是沟道长度为0.3 μm的器件，漏电流仍极低（1200 V时为10 nA），
左图中还有一条VGS=-5V的曲线，将其与VGS=0V时的曲线对比，可以看到，负栅压可以明显降低漏电，
这一现象表明，漏电源于高VDS条件下的沟道区域。
关于电容曲线，直接给出不同沟道长度器件动态性能对比的结论，
相比0.5μm沟道长度器件，0.3μm沟道长度器件的开关损耗降低41%，
相比0.4μm沟道长度器件，0.3μm沟道长度器件的开关损耗降低23%，
损耗降低源于短沟道器件的Vth更低，跨导更高，开通过程中实现了更快的dVDS/dt。
图片来源：网络
0.3μm沟道长度器件的短路波形如左图，不同沟道长度器件的VDS波形如右图，
0.3μm沟道长度器件实现了5 μs短路耐受时间（SCWT），突破了传统比导通电阻与短路耐受时间之间的权衡关系。
图片来源：网络
器件整体参数如上，
先看最后一项雪崩耐量，三种沟道长度器件的Eav几乎没有差异，表明沟道长度对UIS能力影响甚微，
0.3μm沟道长度器件，电阻最小、开关损耗最小，但短路耐量也最小。
小结：
1、制备积累型短沟道、深P阱1.2 kV SiC MOSFET，对JFET宽度、沟道长度进行拉偏，
通过结合random注入（随机注入）和channeling注入（隧道注入），形成深度约1.8μm的P阱。
2、JFET宽度增大会损害阻断特性，且会使Crss增大，短路耐量降低。
0.3 μm短沟道下，通过窄JFET宽度（0.8 μm）+深P阱设计，可以有效抑制漏电。
3、 三种沟道长度器件的Eav几乎没有差异，表明沟道长度对UIS能力影响甚微，
0.3μm沟道长度器件，电阻最小、开关损耗最小，但短路耐量也最小。
0.3μm沟道长度器件实现了5 μs短路耐受时间（SCWT）。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
