摘要
本文分析了碳化硅（SiC）功率MOSFET的内部栅极电阻及其对器件动态性能的影响。SiC功率MOSFET的内部栅极电阻表现出频率和电压依赖性，而硅（Si）功率MOSFET则没有这种特性，因此在成熟的硅器件技术中未被研究。通过基于实验电学表征的数值器件建模，内部栅极电阻的低频（LF）行为被归因于SiC–氧化物界面的缺陷。高频（HF）行为则通过跨芯片面积的栅极信号传播来解释，并纳入所提出的MOSFET模型中。在参考SiC功率MOSFET设计的实例中，所开发的模型用于更详细地评估仿真开关波形与测量波形之间的差异。结果不仅揭示了SiC功率MOSFET内部栅极电阻的物理特性，还强调了包括内部栅极电阻作为集中电阻的标准SPICE模型，在建模SiC功率MOSFET开关波形和高精度估算开关损耗方面的局限性。
碳化硅（SiC）功率MOSFET能够实现快速开关的电源转换器，从而提高功率密度并减小体积。然而，SiC功率MOSFET的快速开关能力必须进行优化，以防止在MOSFET端子间电容与印刷电路板（PCB）及封装的寄生电感和电容之间的开关瞬态过程中通常发生的高频（HF）振荡。除了电流–电压（I–V）和电容–电压（C–V）特性之外，门极布局网络的电阻（即内部MOSFET门极电阻Rg,int）会影响器件的动态性能，并可以与外部门极电阻Rg,ext一起用于控制快速开关瞬态。而Rg,ext是一个集中元件，Rg,int则呈分布式特性，这意味着门极信号在MOSFET芯片面积上传播不均匀。Rg,int的数值主要由多晶硅门指的电阻决定，金属门引线和封装的电阻影响较小。它还取决于芯片设计，即由器件参数如有效面积、金属门引线数量、单元间距及基本MOSFET单元设计决定。门极布局设计还会影响瞬态期间的片上电流分布。此外，集成集中式多晶硅电阻的芯片设计有利于控制内部芯片振荡，这种振荡通常在功率MOSFET并联时发生。
Rg,int通常被描述为通过在特定频率下对栅极阻抗进行小信号交流测量而得到的单一数值，通常为1MHz。根据JEDEC24-11标准，Rg,int可以通过短接漏极和源极端子的输入栅极阻抗(Zgg)或在漏极开路情况下的栅–源阻抗(Zsg)来确定。理论上，这两种测量应得到相同的Rg,int，但在SiC功率MOSFET的测量中观察到的差异被归因于P型体接触的高电阻，然而该研究未考虑栅极信号传播。此外，Rg,int的频率(f)和栅极电压(Vgg)依赖性在SiC与Si功率MOSFET中表现不同，这一点至今尚未得到解释。
Rg,int通常被认为是系统级设计中的集中元件。具体来说，数据手册中列出的Rg,int用于选择Rg,ext的数值并控制器件的开关速度。在一些由器件制造商提供的SiC功率MOSFET的SPICE模型中，开通和关断开关事件使用了不同的集中电阻。这表明，单一数值的Rg,int无法准确预测开通和关断时的开关波形。然而，文献中缺乏关于用单一集中数值近似Rg,int会如何影响建模开关波形的准确性以及估算开关损耗的相关研究。
本文旨在解决这些问题，并增进对Rg,int及其在SiC功率MOSFET动态性能中的相关性的理解。文章结构如下：在第二部分中，展示了Si和SiC功率MOSFET的栅极阻抗小信号交流测量，显示了SiC功率MOSFET在低频（LF）范围（即低于1MHz）内Rg,int对Vgg和频率的依赖表现出明显不同的特性。此外，使用在Synopsys技术计算机辅助设计（TCAD）工具中开发的参考器件的实验校准数值模型，展示了界面陷阱对低频Rg,int的影响。第三部分介绍了SiC功率MOSFET的高频（HF）Rg,int行为，这归因于片上栅极信号传播，并以实际（参考）1.2kVSiC功率MOSFET为例进行分析。第四部分通过DPT测量装置的虚拟副本展示了频率依赖的Rg,int对开关行为的作用。此外，将分布式栅极模型与单一集总Rg,int模型进行比较，以评估在导通和关断瞬态中应用相关的集总Rg,int。最后，在第五部分总结了主要结果。
通常，通过小信号测量获得的功率MOSFET栅极阻抗Zgg用于评估内部栅极电阻Rg,int。即，在本工作中，通过阻抗分析仪测量Zgg，将MOSFET的漏极和源极端短接，并在栅极端施加直流偏置电压(Vg)和小的交流信号，如图1(a)所示。图1(a)中的ac和ac-标注了阻抗分析仪的测量端子。在每个偏置点处，在开始交流测量之前施加100毫秒的直流信号，以确保器件处于稳态条件。一个代表该Zgg的简化等效模型由图1(b)所示的串联电阻(R)–电容(C)电路定义，其中Rgg为Zgg的实部，Cgg则可以通过Zgg的虚部来评估。
本文中的小信号测量是使用KeysightE4990A阻抗分析仪（20kHz–120MHz）对分立封装器件进行的，以及使用晶圆探针MPITS2000-HP对裸芯片进行的测量。参考器件——一只1.2kV、80mΩ的SiCMOSFET（M1）——的幅值|Zgg|、相位φgg和Rgg的相应测量结果如图1(c)所示，频率范围为10kHz至120MHz。分立封装样品与裸芯片样品之间的主要区别源于封装寄生参数，主要是寄生电感，它们在f=20MHz以上变得显著，导致φgg增加。这里，TO-247-3封装的寄生电阻与Rgg相比可以忽略不计。
在测量的频率范围内，可以识别出Rgg(f)的三个区域，如图1(c)所示：1）区域1，Rgg(f)急剧下降，直至约1MHz；2）区域2，Rgg(f)在1MHz到约10–20MHz之间几乎保持平坦；3）区域3，Rgg(f)随频率增加而急剧衰减。
由于Rgg=Zggcos(φgg)，因此在提取Rgg时尤其容易受到测量误差的影响，特别是当φgg≈90°时，而这正是LF测量的情况。为了进一步说明，下一节将讨论在LF范围内，SiC和Si功率MOSFET在Rgg(f)方面观察到的差异。
Zgg测量结果显示了一个沟槽门1.2kV、60mΩSiCMOSFET（M2，[14]）以及两个硅超结MOSFET（S1[15]和S2[16]），如图2(a)和(b)所示，分别对应两个栅极电压Vg=0和20V。
与M1、M2和S2相比，S1具有集成的多晶硅集中电阻，这反过来有助于抑制芯片内部振荡[3]。由于芯片尺寸较小，SiC功率MOSFET的内部栅极电阻Rg,int高于其硅器件对应值。可以看出，相比于SiC功率MOSFET，在测量频率高于10kHz的范围内，Si绝缘栅型结型MOSFET的Rgg对频率和电压的依赖性不显著。在数据手册中，内部栅极电阻通常只给出单一频率下的值，例如f=1MHz且Vg=0V。
可以观察到，SiC功率MOSFET的Rgg不仅依赖于频率，还依赖于栅极电压Vg。在低频范围内，Vg的依赖性更加明显，并且对于不同的SiC功率MOSFET设计变化很大。例如，Rgg,M2(f=1MHz,Vg=0V)=6Ω，而Rgg,M2(f=1MHz,Vg=20V)=4Ω，而Rgg,M1(f=1MHz,Vg=0V)=5Ω，而Rgg,M1(f=1MHz,Vg=20V)=3.6Ω。在较高Vg下，即Vg=20V的Rgg，更接近代表第2区域的Rgg(f)响应，而不是Vg=0V的Rgg。
来自同一设备制造商的SiC和Si功率MOSFET在Rgg(Vgg)方面的差异表明，SiC功率MOSFET的Rgg(f,Vgg)行为主要与器件本身相关，而不是测量误差的结果。此外，通过使用KeysightE4991B阻抗分析仪在高频范围（1,500MHz）进行相同的Zgg测量，也得出了相同的结果，进一步确认所测得的特性并非测量伪像（此处未显示以简洁起见）。这种低频行为的物理机制将在以下内容中进行描述。
参考SiC功率MOSFETM1的电压（V）和频率（f）依赖的Zgg(f,Vg)、Rgg(f,Vg)和Cgg(f,Vg)，在裸芯片和TO-247-3封装器件上的测量结果，分别如图3(a)和(b)所示。图3(a)中裸芯片的测量结果表明，Cgg(f,Vg)在约1MHz以上的频率下下降，而Vg对Rgg的影响在约1MHz以上的高频范围内并不显著[见图3(a)和(b)]。与硅功率MOSFET不同，SiC功率MOSFET的Rgg(Vg)在低频范围内会在特定的Vg位置出现峰值，如图3(b)中参考器件所示。
在最近的工作中，我们证明了Rgg、LF特性可以归因于SiC–氧化物界面的缺陷。也就是说，界面缺陷的影响可以用一个等效的半导体–氧化物电容模型来描述，其中并联有一个导纳Gp[18]。为M1开发的相应TCAD模型被用来区分通道区和JFET区的SiC−SiO2界面陷阱，如图4(a)所示。图4(a)中模拟的f=30kHz下的Rgg(Vg)在定性上与图3(b)所示的实测Rgg(Vg)匹配。在图4(b)中，显示了通道峰值Vg=5.1V下模拟的Rgg,M1(f)情况，分别为包含和不包含界面陷阱的TCAD模型。包含陷阱模型会导致f<1MHz时Rgg增加，而没有陷阱的模型则返回一个恒定值3.5Ω，这对应于额外的集中电阻Rg,int=3.5Ω。在更高频率下，相对于阻抗1/(jωCgg)，界面陷阱的影响可以忽略不计。
Rgg(f)在低频下的增加也可能归因于栅氧化层的直流泄漏电阻Rgg,p，与Cgg并联，也就是说，Rgg,p越小，泄漏越高，Zgg的频率相关实部超过Rg,int。然而，数据手册中给出的参考器件M1的最小Rgg,p值为80MΩ。正如图4(b)所示，这种泄漏电阻仅会导致Rgg在低于f<10kHz的频率下增加。此外，M1的测量直流泄漏电阻为2TΩ，远高于数据手册中指定的值。因此，测得的低频Rgg,LF不能归因于栅氧化层的直流泄漏电阻。这确认了所开发的TCAD模型通过在SiC能隙内引入界面态密度和俘获截面[17]实现界面陷阱效应，确实能够正确描述观察到的Rgg(Vg,f)行为背后的物理机制。
以参考的SiC功率MOSFETM1为例，本节解释了在高频范围内（f>1MHz）f相关的Rgg的起源。通过了解如文献[7]所述的3D前端互连芯片几何结构，可以用带有栅极端口的电阻-电感（RL）网络对栅极布局进行解析建模。SiC功率MOSFET的分布式模型是通过将表示MOSFET单元的缩放紧凑器件模型连接到沿模拟多晶硅条的栅极端口来实现的。通过这种方式，RL网络对从栅极引脚到各个MOSFET单元的栅极信号传播进行建模。MOSFET实例的缩放系数由每个栅极端口离散单元的面积大小得到。M1约350条平行多晶硅条被分组，如图5(a)所示，因此对于每组多晶硅条，采用了金属栅极引线的平均RL模型，而未包括条之间的耦合。这里使用了栅极网络的RL模型，而非如文献[19]中使用的电阻-电容（RC）网络。在RC网络的情况下，分布的寄生电容Cpar将与分布式MOSFET的输入电容Cgg,k并联连接。然而，栅极信号传播主要由Cgg,k定义，其远大于Cpar。
另一个与测得的Zgg相匹配的步骤是确定栅极多晶硅条的电阻率ρPolySi。通过校准ρPolySi=5.9m·cm来匹配测量到的小信号Rgg,M1，该值位于文献[20]报道的ρPolySi范围内。如图5(b)所示，不仅对于M1，而且对于同一制造商、同一代的40mSiC功率MOSFET[21]，测量和仿真的Rgg,M1都取得了良好的一致性。40m样品与80m样品的主要区别在于中间区域的长度Lmid，如图5(a)所示，即Lmid,80m=1.55mm，Lmid,40m=4.14mm。因此，模型与Rgg测量结果之间的匹配验证了栅极网络的分布特性会影响Rgg的高频行为。当沿多晶硅条的分布输入电容1/(jωCgg,k)的阻抗变小时，Rgg会下降[22]。如图所示，这一分布模型在低频下会导致Rgg保持不变，但无法解释Rgg的低频行为。
SiC功率MOSFET的栅极阻抗对开关瞬态起作用，且强烈依赖f，如第三节所示。然而，在系统级仿真中，通常假设它为恒定，这些模拟通常采用了集总电阻元件，电阻值通常取自数据手册。本节旨在分析是否可以用三种实现的MOSFET模型，用等效的恒阻值来建模SiC功率MOSFET的开关瞬态[见图6（a）–（c）]。
1）图6（a）所示的模型A基于第三节中门网络的分布式模型（见图5），其漏极和源端k的连接到公共漏极的MOSFET实例和分别是源终端。
2）图6（b）所示的B模型基于一个集中的使用单一常数Rg，int值的MOSFET模型以模拟门网络。
3）图6（c）所示的C模型基于一个集中的带有恒定Rg，int电阻串联的MOSFET模型其从中提取一个依赖f的等效电路ANSYSQ3D曾用于LF范围的Rgg（f）建模。即，Rgg向较低的f依赖性增加频率由等效阻抗建模然后通过S1×1参数转换为宽带子电路。这样的宽带子电路则是直接导入到SPICE模拟中。
然后使用这些MOSFET模型模拟开关波形，外部栅极电阻Rg,ext=2.5Ω，同时包括由ANSYSQ3D为开发的DPT测量装置提取的频率相关布局寄生模型。封装寄生元件通过包含互感耦合的等效RL电路模型来建模。MOSFET在Verilog-A中建模，使用四个随电压（Vgs和Vds）变化的查找表（LUT）来描述Cgs、Cgd、Cds和Ich的特性，所述提取。所有电路仿真均在SIMetrix中进行。
为了评估Rgg(f)的低频部分对开关瞬态的影响，首先比较了仅具有恒定集总Rg,int=3.5Ω的MOSFETB模型（见图6(b)）与MOSFETC模型（见图6(c)）的开关仿真。MOSFETC模型是使用两个等效阻抗Zeq创建的。具体来说，图2(a)所示SiC功率MOSFETM1和M2在低频时Rgg的频率依赖性增加被用于提取两个Zeq模型，在图7(a)中标记为C-1和C-2模型。相同MOSFET的栅极输入电容Cgg=1.5nF（在Vg=0V时）在B和C模型中均使用。由于主要目的是演示Rgg的低频部分是否对开关有影响，因此为了减少建模复杂性，本模型未包含图3(a)所示的LF-Rgg随Vg变化的依赖性。
仿真的导通开关波形如图7(b)所示。可以观察到所有波形重叠，这表明低频范围内的Rgg(f)行为不会影响开关瞬态。在关断开关模拟和使用更高Rg,ext的情况下也得出了相同的结论。因此，在建模SiC功率MOSFET的开关瞬态时，可以忽略1MHz以下的Rgg(f)频率。然而，重要的是，这并不意味着界面缺陷不会影响器件的动态性能。相反，直接影响开关瞬态的I–V和C–V器件特性都会受到SiC–氧化层界面上电荷陷阱存在的影响。也就是说，在所提出的集中MOSFET模型中，有两个贡献：1）一个集中Rg,int部分；2）一个如图6所示不带内部栅极电阻的MOSFET部分，该部分包括I–V和C–V器件行为。界面缺陷不仅影响MOSFET的I–V和C–V特性，还影响其长期性能[25]。在本文中，不涉及界面缺陷对MOSFET性能（在不带内部栅极电阻的MOSFET模型中）的影响。
在下一步中，使用模型A[见图6(a)]来演示由门极信号在芯片上的传播定义的Rgg高频行为如何影响开关瞬态。具有1620个MOSFET的分布式虚拟原型的准确性通过双脉冲测试(DPT)测量进行验证。DPT测试装置包括一个电源PCB、控制PCB、负载电感和一个双层DUT-PCB[26],[27]。源电流Is以及门极-源极和漏极-源极电压Vgs和Vds在封装端子处进行了外部测量。Is通过T&M电流测量分流器(SSDN-414-05)测量，而Vgs和Vds分别使用Keysight(PMK)N2873A低压探头和Keysight10076C高压探头测量[28]。测量条件为外部门极电阻Rg,ext=2.5Ω，负载电流IL=20A，直流电压Vdc=800V，门极控制电压VGG=−5/20V。图8(a)–(c)显示了导通开关事件的测量与仿真开关波形对比，图8(d)–(f)显示了关断开关事件的对比结果。结果表明，使用模型A进行的仿真能够在电流和电压的斜率及时间延迟方面高精度预测开关波形。
与最先进的基于SPICE的仿真[29]相比，模型A能够洞察芯片内部的电流分布。图5中标注的端口A和B被选中以展示由于门信号传播而导致的芯片电流分布不均。图9显示了非常靠近输入栅极焊盘的端口A处MOSFET实例的电流密度JA，以及与栅极焊盘电阻路径最长的端口B的电流密度JB，同时也展示了总通道电流，即所有MOSFET实例的电流总和。在导通时，JA>JB，因为端口A的MOSFET对上升的Vgs信号反应更快；反之，在关断时，JB>JA。在开启状态下，JA=JB。芯片级别开关过程中电流的不平衡还会导致芯片表面温度梯度。然而，如[7]所示，对于额定工作条件，这种影响并不显著。
通过在模拟中使用集中式模型B进行进一步的建模精度评估。
使用了三个Rg,int值[参见图6(b)]：Rg,int1=Rgg(1MHz)=3.5Ω，Rg,int2=Rgg(100MHz)=2.2Ω，以及Rg,int3=Rg,eff,TurnOFF=4.5Ω。选择Rg,int3是为了在下文中实现模型A和模型B的关断仿真之间的良好匹配。
图10(a)和(b)分别突出显示了分布模型（参考，模型A）和集中模型（模型B）在开通和关断过程中的差异。模型A导致开关事件更慢且更早，这与测量结果（如图8所示）相比集中MOSFET模型更为吻合。它还导致较高的开关损耗，这可以归因于门极信号向门极端口的逐步传播，如图9所示。对于任何集中Rg,int值，通过模型A和B实现相同的电流和电压斜率都是不可行的。这也可以归因于有源区域不同区域之间的内部振荡[见图9(a)]。
关断事件的比较如图10(b)所示。在这种情况下，波形似乎只是时间上发生了偏移，因此可以选择一个有效的集中门极电阻Rg,int3=4.5Ω，以实现两个模型之间的良好匹配。这归因于图9(b)中可见的内部片上振荡的缺失。
接下来，根据内部的Vds和沟道电流Ich来评估开关损耗。需要注意的是，相同的开关损耗可以通过两组不同的I–V开关波形实现，这两组波形在电流和电压斜率以及时间延迟方面存在较大的不匹配。
以模型A为参考，计算了使用模型A和B模拟的开通和关断开关损耗之间的差异，分别记为▲EON和▲EOFF（见表I）。总体而言，对于任何集中Rg,int，模型B会导致总损耗Etot（=EON+EOFF）较低。通常数据手册中提供的模型B且Rg,int1=Rgg(1MHz)时，▲EON=−12%，▲EOFF=−50%。此外，当模型B中使用Rg,int=Rgg(f>1MHz)时，▲EON和▲EOFF均会增加。模拟了一个Rg,int3值，使模型A和B在关断开关瞬态波形之间能够实现非常好的匹配（见图10(b)），结果▲EOFF=−3%。因此，在使用Rg,int3的模型B下，虽然▲EON降低，但开关波形之间存在显著差异。
对40μmSiC电源MOSFET进行了同样的分析，显示在模型A与B之间，Rg,int=Rgg(1MHz)时，▲EOFF降低了，即9%。这款40μmSiC电源MOSFET具有相同类型的栅极布局，但芯片面积更大，因此MOSFET电容更高，从而导致开关速度更慢。这表明在考虑分布式MOSFET模型时，对于非常快速的开关瞬态，其重要性更高。这一发现通过对更高Rg,ext=22Ω（此处未显示）进行开关瞬态仿真进一步得到确认。与图10中Rg,ext=2.5所示的结果相比，观察到集中MOSFET模型（模型B）与分布式MOSFET模型（模型A）之间的▲EON和▲EOFF差异可以忽略不计。
在快速开关瞬态下，门极信号传播的影响对于具有额外门极引线和/或集成片上集中电阻的门极设计可能表现得不那么明显。
本文解释了SiC功率MOSFET的内部栅极电阻的频率依赖性及其在硬开关应用中的相关性，基于小信号表征、双脉冲测试测量以及器件和电路仿真。研究证实，SiCMOSFET栅极电阻的低频特性受SiC-氧化物界面缺陷影响，而高频特性则源于栅极信号在芯片上的分布。所提出的工作为深入理解SiC功率MOSFET的快速开关瞬态提供了基础，并使基于最先进SPICE模型的开关损耗预测更加精确。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
