今天这篇文献来自GE（通用电气）对平面/超结/电荷平衡SiCMOSFET的高低温性能，作一全面对比，
目前已见报道的SiC超结MOSFET制备文章，主要来自日本的AIST、美国的GE，
某些尖端应用（如低温仪器和高温超导系统），需要能在极宽温度范围（尤其是低温环境）下高效工作的功率器件，因此有必要研究器件在极端温度条件下的特性，
常规平面SiCMOSFET的低温特性已有诸多研究，而超结器件这方面的研究尚不够深入。
本文制备了两种SiCMOSFET器件，3.3kV超结（SJ）器件、3.3kV电荷平衡（CB）器件，
并将其与一款1.2kV传统平面型（Planar）MOSFET进行对比——Littelfuse(LF)的1.2kV/80mΩ/25ASiCMOSFET器件（LSICMO120E0080），
对这三种器件，研究从77K（-196℃）到423K（150℃），静态性能的变化，以及三者之间的差异。
图片来源：网络
三种器件结构如上，
Planar和SJ不必多说，中间的CB器件特点有二，
1）更浅的P柱（相比SJ），
2）于P柱中部和底部设置P埋层。
具体制造方法，就是多次外延+低能量Al离子注入，
3.3kVSJ、CB器件的外延层厚度均为24μm，有源区面积约为0.0375cm2、0.0113cm2，1.2kVPlanar器件有源区面积估算为0.78cm2，
图片来源：网络
提取VGS=20V、VDS=1V时的比导通电阻，如上，
左图是总电阻的温度依赖性，右图是将总电阻拆分成Rdrift和Rchannel，观察不同成分的温度依赖性，
先看左图，
从77K（-196℃）到423K（150℃），随着温度增加，三种器件的Ron,sp均表现出先降低后增大的趋势，
作者称之为“浴盆曲线”，
具体来说，从77K到233K（-40℃），电阻呈现负温度系数，
从233K到423K，电阻呈现正温度系数。
室温下，Planar、SJ、CB的Ron,sp分别为6.1mΩ·cm²、8.0mΩ·cm²和9.8mΩ·cm²，
这里Planar是1.2kV器件，外延层厚度10μm左右，远小于后两者的24μm，因此其电阻最小。
77K下，相比室温，Planar、SJ、CB的电阻分别增大3.36倍、2.62倍和2.84倍，
423K下，相比室温，Planar、SJ、CB的电阻分别增大1.31倍、1.75倍和1.86倍。
再看右图，
首先要知道，沟道电阻Rchannel和漂移区电阻Rdrift具有不同的温度依赖性，因其分别由表面迁移率、体迁移率决定，而这两者对温度的响应不同。
右图可分为两个阶段，
1）高温区(250K~300K至423K)，总电阻呈现正温度系数，
2）低温区（77K至250K~300K），总电阻呈现负温度系数，
为什么会这样？
因为不同阶段，各部分电阻所占比例不同，
简言之，高温区，漂移区电阻主导了总电阻的温度系数，
低温区，沟道电阻的权重增加。
图片来源：网络
这张表，列出3.3kVSJ、CB器件，1.2kVPlanar器件以及3.3kVPlanar器件不同温度下的各部分电阻占比，
1.2kVPlanar器件，Ron,sp∝T0.8，
3.3kVPlanar器件，Ron,sp∝T2.0，
3.3kVSJ/CB器件，Ron,sp∝T1.5~T1.8，
系数的影响因素主要是漂移区电阻大小，
1.2kVPlanar系数最小是因为外延层厚度最小，漂移区电阻最小。
而相同耐压等级下，SJ/CB系数更小是因为超结or电荷平衡结构的外延层浓度更高，漂移区电阻减小。
从这里也能看出，漂移区电阻呈现正温度系数，原因是高温下，体迁移率退化，漂移区电阻增大。
从77K到423K，估算Rch,sp∝T-1.3，注意是负1.3次方！
也就是说，沟道电阻呈现负温度系数。
原因有二，
1）界面陷阱散射：温度越低，载流子能量越低，越容易被界面陷阱捕获，导致迁移率急剧下降，
2）Vth原因：温度越低，阈值电压越高，形成沟道所需栅压越大，等效增加了沟道电阻。
另外RJFET也值得一提，
低温下，RJFET会显著增加，原因有二，
1）沟道夹断点的变化，
2）准中性区载流子冻结导致可移动载流子减少，
1.2kVPlanar器件因其元胞尺寸更小，JFET效应更显著，故RJFET在低温下的增加尤为剧烈。
CB器件，P埋层之间形成JFET效应，因此也存在低温下RJFET显著增大的问题。
三种器件的Vth均具有负温度系数，根据提取结果，Planar、SJ、CB的Vth温度依赖性分别为-14.0mV/K、-15.4mV/K和-15.9mV/K，
Vth的负温度系数主要是本征载流子浓度随温度上升而增大所致。
由于三种器件的沟道区设计类似，因此Vth温度依赖性相似，
图片来源：网络
场效应迁移率μFE的温度依赖性如上，
为了提取μFE，作者制备了相同元胞尺寸的低压SJ/CB器件，
除外延层厚度外，其余参数完全相同，以排除漂移区电阻对结果的影响。
从结果看，μFE与T大致成正比，
且，室温以下（300K以下），拟合较好，室温以上，散点与曲线的偏离程度有所增加，
这一现象得从散射机制说起，
半导体中，迁移率由多种散射机制共同决定，总的迁移率μtotal可认为主要由以下几部分决定，
1）声子散射，
2）库伦散射，
3）表面粗糙度散射，
声子散射源于晶格原子的热振动，温度越高，振动越剧烈，对电子的散射越强，该部分迁移率随温度升高而下降。
库伦散射源于氧化层固定电荷、界面陷阱电荷等带电中心对电子的吸引或排斥，
温度升高，电子热运动速度加快，快速运动的电子受到带电中心的库仑力影响时，其运动路径的偏转更小，
如果不容易理解，可以想象一颗快速掠过的子弹，和一片缓缓飘过的羽毛，哪个更容易被风影响，偏离原定路径？
当然是后者。
因此，库伦散射这部分迁移率，随温度升高而增加。
而表面粗糙度散射在强电场下才会产生重要影响，与温度的关系微弱。
因此，室温以下，实测与拟合的偏离程度很小，室温以上，偏离程度增大，
合理解释是——室温以下，库仑散射主导，μFE随T线性增加，
室温以上，声子散射开始变强，逐渐成为主导机制。
图片来源：网络
三种器件的BV的温度依赖性如上，
Planar、SJ、CB的室温BV分别为1666V、3501V和3776V，
整体而言，三种器件的BV均呈现正温度系数，而SJ、CB的BV随温度变化的幅度较大，
相比室温值，从77K到233K，SJ、CB的BV温度系数分别为0.06%/K和0.02%/K，
而从300K到423K，Planar的BV温度系数仅为0.01%/K。
另外可以看到，从233K（-40℃）到77K（-196℃），Planar的BV迅速下降，77K时的BV仅有室温BV的64%，
一般而言，相比室温BV，各家SiCMOSFET产品的-55℃BV也会下降几十伏。
具体机制尚不清晰，推测与低温下载流子冻结导致的终端结构失效有关。
图片来源：网络
电阻与耐压的trade-off如上，
核心结论是，77K低温下，性能权衡的瓶颈从高温区的漂移区，转移至沟道和JFET区，
5kV以下的Planar器件，10kV以下的SJ器件，在77K时均主要受限于沟道电阻，
CB器件则介于两者之间，因为它同时受到沟道电阻和JFET电阻的限制。
小结：
1、制备两种SiCMOSFET器件，3.3kV超结（SJ）器件、3.3kV电荷平衡（CB）器件，将其与一款1.2kV传统平面型（Planar）MOSFET进行对比，研究从77K（-196℃）到423K（150℃），静态性能的变化，以及三者之间的差异。
2、高温区(250K~300K至423K)，总电阻呈现正温度系数，低温区（77K至250K~300K），总电阻呈现负温度系数，不同成分电阻占比随温度变化而变化，导致这一现象。
漂移区电阻呈现正温度系数，沟道电阻呈现负温度系数，低温下JFET区电阻显著增大。
3、三种器件的BV均呈现正温度系数，而SJ、CB的BV随温度变化的幅度较大。
从233K（-40℃）到77K（-196℃），Planar的BV迅速下降，77K时的BV仅有室温BV的64%，
4、77K低温下，性能权衡的瓶颈从高温区的漂移区，转移至沟道和JFET区。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
