今天这篇文献，来自香港科技大学，制备全垂直GaN-on-SiC沟槽型MOSFET
先解释基本概念，
图片来源：网络
上图是几种主要的SiC、GaN器件，
（a）、（b）、（c）依次为平面型SiC MOSFET、沟槽型SiC MOSFET以及SiC JFET，
（d）、（e）均为GaN HEMT，
但AlGaN/GaN HEMT是一种常开器件，不适用需要失效保护的功率应用场景，
为实现常关功能，业界主要有两种方案，
（d）所示的p-GaN栅极堆叠，（e）所示的共源共栅结构（cascode）。
前者是在AlGaN之上，生长p型GaN（掺Mg），栅金属与p型GaN形成肖特基接触，
零栅压下，p型GaN的空穴与AlGaN/GaN界面的2DEG电子复合，降低沟道电子浓度，实现常关。
后者是将Si MOSFET与GaN HEMT串联，借助Si MOSFET控制GaN HEMT沟道的开关。
注意5张图中的电极，SiC器件和GaN器件，G、D、S的位置，有重大差异，
三种SiC器件，漏极D在最下方，栅极G、源极S在最上方，
而两种GaN器件，G、D、S均在最上方，
业界通常将“最上方”称为“正面”，将“最下方”称为“背面”，
当年初入此行，俺纠结许久，
到底啥是“正面”？啥是“背面”？
后来才琢磨过来，你得先理解“晶圆”（wafer）的概念，才能明白这里的“正面”、“背面”是何意，
晶圆虽是薄薄的一层，但也有厚度，区分正反，
对SiC器件而言，栅极金属和源极金属，生长于晶圆正面，漏极金属生长于晶圆背面，
正向导通状态，电流从漏极流入，需要穿过整个外延和衬底，到达源极。
对GaN器件而言，正向导通状态，电流同样要从漏极流入，到达源极，
但由于G、S都在正面，因此电流在半导体表面横向流动即可，不必经过整个外延层，更没有经过衬底。
因此三种SiC器件，GS与D分别位于正面、背面，不在同一平面，是垂直型器件，
两种GaN器件，G、D、S均位于正面，是横向器件。
本文题目为“Full-Vertical”，全垂直型，
可想而知，在全垂直型、全横向之间，还存在一种过渡类型——准垂直型（Quasi-vertical），
准垂直型器件的电极布局与横向器件相同，G、D、S都在正面，
但通过某种方式，让电子移动路径为：
源极→垂直向下→横向流过外延层→再垂直向上，到达漏极，
换言之，以横向器件结构为基础，增加纵向电流路径。
缺点是，会产生电流拥挤效应，即电流在流向漏极时会聚集，使有效导通电阻增大，且器件性能无法随面积等比例放大。
另外要说明，商用GaN器件衬底，并非GaN材料，因为成本太高，
采用异质衬底，主要有两种方案，GaN-on-Si、GaN-on-SiC，
前者成本更低，但GaN与Si的晶格失配更严重，缺陷密度更高，
后者成本更高，但GaN与SiC的晶格失配度更小，且SiC的高热导率使其适用于高温场景。
异质衬底带来的另一后果，是难以实现垂直型器件，
因为要在异质衬底上生长高质量GaN外延层，需要一层高阻缓冲层，以抑制因晶格失配和热膨胀系数失配产生的缺陷。
而缓冲层会阻挡电流在垂直方向上流动。
本文的创新之处，正在于生长一层导电的AlGaN缓冲层，
这层N型掺杂的AlGaN缓冲层（70nm n-AlGaN + 90nm n-AlGaN渐变层 ），既保证GaN外延层晶体质量，又为垂直电流提供通道。
图片来源：网络
如上图，
自上而下，N+GaN为源区，P-GaN为体区，
5μm N-GaN漂移区用于承担耐压，
100nm N+GaN作为电流分布层，助电流垂直流动时迅速扩展，
90nm、70nm那两层AlGaN，
既为晶格过渡层，缓解GaN与SiC之间的晶格失配，降低缺陷，
又为导电通道层，N型重掺杂，确保电流垂直流动。
图片来源：网络
对生长完成后、尚未进行任何工艺加工的原始外延片，进行AFM扫描和XRD测试，结果如上，
前者表明，表面粗糙度0.756 nm，非常低，
后者表明，贯穿位错密度TDD为9.53×107cm-2，该值低于在硅或蓝宝石衬底上生长的GaN外延典型值。
制备过程有几点值得注意，
1、刻蚀沟槽后，使用热的四甲基氢氧化铵（TMAH）进行处理，使刻蚀表面光滑并修复刻蚀损伤，
2、采用原子层沉积（ALD）技术，生长70 nm厚的Al2O3栅介质，
3、沟槽中使用乙烯辛烯共聚物(EOC)作为底部厚介质(TBD)，以提升关断性能。
图片来源：网络
输出曲线和转移曲线如上，
注意输出曲线中，VDS=2V左右有一拐点，这是由AlGaN-SiC异质结势垒引起，
VGS=15 V、VDS= 0.1 V时的Ron,sp为9.58 mΩ·cm²，该值主要由异质结决定，
线性区更高VDS下，Ron,sp为3.13 mΩ·cm²，该值更能代表GaN漂移层本征导通能力，
阈值电压Vth约5 V（定义为1 A/cm²），回滞电压（hysteresis）约1V，表明栅介质界面仍有优化空间。
图片来源：网络
击穿曲线和SEM剖面如上，
击穿电压334V，击穿发生在栅极沟槽的底部拐角处，原因是该处电场集中，
外延片观察到的少量裂纹也可能是导致击穿电压不理想的原因，但推测主要原因仍是电场集中效应。
SEM图可以清晰地看到沟槽底部的300nm厚介质，这有助于提升栅介质耐压。
图片来源：网络
为了将全垂直结构与准垂直结构对比，制备不同有源区面积的准垂直器件（GaN-on-Si），
从左图可以看到，随着有源区面积的增大，准垂直结构的归一化电流密度迅速下降，而全垂直结构的降幅明显更小，
主要原因，就是准垂直结构的电流拥挤效应。
全垂直结构的电流密度也会随面积增大有所下降，原因有二，
1、电流分布的非均匀性，
2、自热效应，大器件电流大、功耗高，芯片温度升高，载流子迁移率下降，从而限制电流。
右图给出一条全垂直结构的典型输出曲线，
有源区面积90900 μm2的管芯，最大电流1.57A，据作者所知，这是异质衬底垂直GaN晶体管已见报道的最大电流。
图片来源：网络
最后，看看器件的高温特性，
相比准垂直结构，全垂直结构IDmax随温度下降的幅度较小，原因有二，
1、准垂直是Si衬底，全垂直是SiC衬底，后者导热性更佳，芯片实际结温更低，
2、导电AlGaN缓冲层的电阻随温度升高而降低，这从右图可以看出，
如此能够补偿沟道迁移率降低导致的电阻增大，使得总电阻增幅相对较小。
小结：
1、制备基于导电AlGaN缓冲层的全垂直GaN-on-SiC沟槽MOSFET，BV 334V，Vth 5V，最大漏极电流密度JD,max为2.43 kA/cm²，
VDS= 0.1 V时Ron,sp为9.58 mΩ·cm²，较高的电阻主要由尚未优化的AlGaN/SiC异质结引起。
2、随着有源区面积的增大，准垂直结构的归一化电流密度迅速下降，而全垂直结构的降幅明显更小，主要原因是准垂直结构的电流拥挤效应。
3、相比准垂直结构，全垂直结构IDmax随温度下降的幅度较小，这是由SiC衬底优异导热性以及导电AlGaN缓冲层的电阻补偿机制决定。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
