摘要与最先进的IGBT相比，SiC功率半导体凭借其较小的芯片尺寸、欧姆导通特性及较低的特定开关损耗，使下一代变频驱动器（VSD）能够实现更高的系统效率和更高的功率密度，从而减小开关级的占地面积以及散热器和直流链路电容器的体积。然而，高速切换所带来的高斜率（slewrate）是低开关损耗的内在结果，这也带来了主要挑战，可能导致电机绕组间电压分布不均和轴承电流，进而缩短使用寿命。本文以一台10kW工业电机一体化VSD为例，从理论和实验两个方面比较了不同的dv/dt限制方法，即传统的被动LC-dv/dt滤波器和基于门极驱动器（GD）的方法，该方法通过增加GD电阻并结合显式米勒电容实现。对于最先进的dv/dt限制（高达6V/ns），LC滤波器的损耗低于基于GD的限制。然而，在部分负载情况下，GD方法具有更高的效率和/或更低的损耗，相比LC滤波器中（大致）与负载无关的损耗，这些损耗源自每个开关周期内滤波电容储能的耗散，对轻负载（例如额定输出功率的<40%）尤为有利。下一代强化绝缘电机可实现高达15V/ns的dv/dt限制。在这种情况下，GD方法在整个运行范围内表现出更低的损耗，因为其损耗直接与由于快速开关过渡而产生的较小的电压与电流重叠成比例。最后，考虑到最先进电机，本文实现了一个三相VSD硬件演示器，采用LC滤波器将dv/dt限制在5.6V/ns，实现了整流逆变器级功率密度30kW/dm³（497W/in³），逆变器效率超过99%.
引言
全球能源消耗中大约40%至50%可归因于电动机驱动系统，主要集中在工业应用中，这促使人们对能量转换效率的改善进行研究，特别是对三相变频驱动逆变系统。在多千瓦范围内，最先进的逆变器通常由带有反并联续流二极管的硅绝缘栅双极型晶体管（SiIGBT）组成，其开关频率一般在几千赫兹到几十千赫兹之间。碳化硅金属氧化物半导体场效应晶体管（SiCMOSFET）为下一代变频驱动系统提供了一个有趣的替代方案，因为它们内置二极管，因此无需专门的外部续流二极管；与IGBT功率器件不同，它们在导通状态下不存在恒定的正向压降，因此能够显著降低导通损耗，这对于部分负载运行尤其有利。在典型的电机任务配置中，通常占据主要份额。由于其高开关速度（高dv/dt和高di/dt）以及内部续流二极管显著较低的反向恢复电荷，对于相同的导通损耗，SiC功率半导体具有显著更小的芯片面积，因此开关损耗更低。在给定的损耗预算下，它们可以以更高的开关频率运行，达到数十千赫甚至更高，这减小了所需直流链路电容器的电容/尺寸并提高了功率密度。最小化功能体积，即高功率密度，对于越来越流行的集成电机驱动（IMD）尤为重要，因为变频驱动器（VSD）被放置在电机壳体内，因此由于空间限制必须实现尽可能紧凑。IMD的另一个优势是缺少长电机电缆，这些电缆一方面昂贵且笨重，另一方面即使在相对较低的PWM输出电压跃变率下，也会导致传输线效应，例如电压反射和振铃，从而因机端过压增加绝缘应力。
然而，较高的开关频率和随之而来的较低音量会增加逆变器系统的损耗密度。考虑到典型电动机的效率在90−95%范围内，对于植入式医疗器械（IMDs）来说，所需的逆变器效率通常>99%，这主要是由热设计决定的，以安全地消散损耗，而不是由整体系统效率决定的，因为整体效率显然主要由电动机主导。
在SiCMOSFET中出现的高开关速度（特别是高dv/dt），约为20...50V/ns，会带来各种挑战。例如，在最先进的IGBT变频器（VSD）中，长电机电缆通常会导致的传输线效应，现在也可能发生在集成电机驱动器（IMD）中，即使没有电机电缆。这些效应主要导致电机绕组内（线圈对线圈、圈对圈）的电压分布不均匀，从而显著缩短绝缘寿命，例如，由于局部放电和/或绝缘加速老化。此外，高dv/dt的共模（CM）电压分量会导致高轴承电流，降低轴承寿命。虽然全正弦波滤波器可以解决上述问题，并且由于下一代基于SiC的变频器提高了开关频率而更具实现吸引力，但它仍会显著降低逆变器的功率密度，同时也是主要的成本因素。因此，希望仅实施绝对必要的最少滤波，即仅限制施加到电机上的快速dv/dt电压瞬变（在当前情况下为永磁同步电机（PMSM）），例如通过单级LC-dv/dt滤波器，如图1所示。根据相关标准，工业逆变器系统的dv/dt值（电压变化率；测量范围为VDC的10%到90%及反向）通常限制在3...6V/ns，以抑制上述不利影响。然而，下一代具有强化电机绝缘的电机预计将
能够承受明显更高的dv/dt额定值，达到10...15V/ns。文献中报道了各种dv/dt限制/滤波的方案，即主动、被动和混合方法，并已在[1]中进行了综述。需要注意的是，也有一些方案可以通过在前几圈线圈并联的小型辅助电路（“智能线圈”）直接缓解机器端的过电压和/或线圈内部电压分布不均问题。然而，这些解决方案需要针对每台具体的机器进行仔细调试，并需要额外的带驱动电路的主动元件（开关）。
图1.三相可变速驱动（VSD）逆变器系统，采用最新的SiCMOSFET，实现dv/dt>50V/ns。为了保护电机绝缘，安装了LCdv/dt滤波器，将电压过渡速率限制在最先进电机的典型值3...6V/ns。每相的滤波电容Cf可以接到负（和/或正）直流母排（虚线），从而滤波器能够有效限制逆变器输出电压分量的差模（DM）和共模（CM）dv/dt。额外的共模电感LCM进一步限制通过轴承的共模电流，这些电流通常来源于电机较大的共模电容CCM，并且还能减少辐射电磁发射。
本文聚焦于VSD端两种最有前景的dv/dt限制概念，即采用单级LC滤波器和二极管箝位阻尼网络（DRC阻尼）的被动LC-dv/dt滤波器，以及基于GD的dv/dt限制概念，该概念结合了Miller反馈电容和增加的GD电阻，以10kW三相IMD为示例，使用SiC功率半导体，其规格列于表1。文章回答了这样的问题：在效率和功率密度方面，对于两种不同的最大dv/dt值——用于最先进电机的5V/ns以及用于未来电机的12V/ns——以及不同的负载场景（满载或部分负载运行），哪种概念更适合理论和实验验证。开关频率fsw=16kHz刚好高于可听范围，选择此频率是为了尽量减少开关损耗，并便于与采用IGBT实现的先进变频驱动器进行直接比较。
第二部分在第三部分介绍相关的损耗和功能体积权衡之前，解释了考虑的两种dv/dt限制概念。第四部分则对不同dv/dt值和负载条件下的两种概念进行了分析比较，并推导出一个边界，用于根据操作条件选择更合适的概念。对两种研究的概念的计算结果进行了实验验证，并展示了适用于电机集成的三相VSD逆变器系统实现。最后，第五部分对文章进行了总结。
二.dv/dt限制概念
A.基于LC的dv/dt滤波器
译：无源LC-dv/dt滤波器由滤波电感Lf和滤波电容Cf组成，后者则被指定为直流链路，以便同时滤波CM和差分模（DM）电压分量（参见图2（a））。由此产生的相模块化特性便于集成，例如集成到功率模块中。滤波器设计的一般目标是将dv/dt限制在某个最大值，同时限制电感电流摆幅iLu和输出电压在低于给定边界时的vu∗n。在这方面，滤波阻尼对于避免电压过冲和过度振铃至关重要。在最简单的串联LCR滤波器中，阻尼通过与Cf串联的电阻Rf实现（参见图1，使得每次开关脉冲激发的振荡跃迁迅速衰减为稳态，即vu∗n=VDC和iLu=iu。该方法的缺点是，最终的电压上升时间不仅依赖于滤波器共振频率ω0=1/√LfCf，还依赖于选定的质量因子Q=Rf/Zf（特性滤波阻抗Zf=√Lf/Cf），这也定义了超冲，因此计算起来较为困难。二极管钳制阻尼网络（DRC阻尼）如图2（a）所示，有利地将dv/dt和阻尼解耦。所需的dv/dt定义了电压跃迁上升时间tR0和下降时间tF0（电压直流的10%到90%，反之亦然），结果如下，最终dv/dt可以解析描述为
并且得益于断开阻尼网络，对于0
由此，上升时间
withΩ:=arccos(0.1)−arccos(0.9)≈1.02.
其中Ω:=arccos(0.1)−arccos(0.9)≈1.02。
因此，这只取决于Lf和Cf，它们必须相应地进行选择。考虑到滤波器加载的是电机（即IMD情况下的输入阻抗）甚至电机电缆，滤波器特性会变得依赖负载。由于各种电机和电缆的种类繁多，这类设置很难推广。在此，我们关注的是用于西门子PMSM1FT7084的IMD（没有电机电缆），它是工业10kW驱动系统的典型例子，其规格如表1所示。为了在很大程度上独立于电机负载，滤波器的输出阻抗Zo,f必须在所考虑dv/dt的频率范围内小于电机输入阻抗，即在滤波器谐振频率f0=ω0/(2π)附近[1]。在典型的调制方案中，每次仅切换一个桥臂，这会导致电机上施加相同的电压阶跃，而不管开关状态的变化，即总是一个相从0V切换到VDC（或反之），而另外两个端子假定被夹在负（或正）直流母线，并且考虑到最坏情况，即负直流母线直接连接到PE，即CY2短路（参见图1），因此也连接到PE。因此，需要评估电机在端子u与短接端子v、w及PE（机壳）之间的阻抗（ZU−VWPE），阻抗测量显示，在相关频率范围内PMSM的表现类似于约300pF的电容（参见附录）。因此，为确保Zo,f
图2.对图1中u相的dv/dt限制概念的研究[1]。(a)带二极管钳位阻尼网络（DRC阻尼）的LCdv/dt滤波器，用于限制u相电感的峰值电流和电压过冲。(b)LCdv/dt滤波器的典型波形，显示未滤波的开关节点电压vun（虚线）、滤波后的输出电压vu∗n（蓝色）以及电感电流iLu（红色），分别在有无附加阻尼电容Cp和Cn的两种情况下，这些电容有助于进一步降低电压过冲。(c)基于GD的dv/dt限制技术，采用Miller反馈电容CM和GD电阻RG（在实际实现中，开通和关断切换过渡采用不同的RG值）。(d)电压vu∗n（蓝色）跨低侧晶体管及其对应通道电流iT,L（红色）的理想化（直线近似）放大视图，在一次开关周期Tsw=1/fsw=62.5µs内负瞬时相电流（iu表示物理电流方向）情况下，显示“折点”电流，导致限幅斜率的关断过渡（在tR0期间）。开通和关断过渡的受限电压瞬变（分别在tF0和tR0期间，对于dv/dt=5V/ns且VDC=800V，两者均为160ns）得到了突出显示。
图3.实现dv/dt限制的SiC桥臂所需的组件，采用(a)带有DRC阻尼的被动LC−滤波器和(b)基于GD的限制，增加GD电阻并使用显式的米勒反馈电容CM。
B.基于门极驱动器的dv/dt限制
被动dv/dt限制滤波器的明显缺点是滤波元件增加的体积和成本（尽管与完整正弦波滤波器相比，它们要小得多）。或者，可以通过GD电压直接限制施加到电机上的电压dv/dt，这只需要非常小的被动元件，因此对元件体积几乎没有影响，如图3(b)所示。不同的实现要么限制门极时间常数，例如通过使用不同的门极电阻值要么通过实现闭环门极控制。另一种实现方法不仅修改门极时间常数，还通过在漏极和门极之间外接所谓的米勒电容CM（范围在几皮法，因此非常小）来人为增加MOSFET的门-漏电容CGD，如图2(c)所示，从而固有地减慢dv/dt暂态，从而在损耗方面可能带来优势。对由此产生的MOSFET导通和关断过渡进行了详细分析[23]，揭示了门极电阻RG和CM的组合同样减慢了两者。这在图2(d)中有所显示，它展示了在基频周期TE=1/fE内的一个开关周期Tsw的放大视图，其中瞬时相电流iu（以及开关电流）为负（图2(c)中的iu表示物理电流方向）。
电压过渡变慢会导致电压与电流重叠，从而增加开关损耗。在（理想无损的）关断过渡中（对于低端晶体管TL的负切换电流tR0期间）产生的额外重叠损耗已在[22]中进行了全面讨论，这些损耗归因于TL通道中残余电流引起的电压-电流重叠，同时其CGD、CM和漏源电容CDS被充电（而高端晶体管TH的CDS、CGD和CM被放电）。为简化起见，假设没有外部米勒电容（CM=0pF）且存在一定的切换电流iu，谐振的零电压开关（ZVS）过渡会以由电流分配CGD/(CDS+CGD)决定的电流iCGD给TL的CGD充电（类似地，以CDS/(CDS+CGD)决定的电流给TL的CDS充电），该电流与放电栅源电容CGS的电流一起构成总栅极电流iG。后者被限制为iG,max=(vth+|VGD,n|)/RG,off，其中GD作为MOSFET阈值电压vth、负GD电压VGD,n和关断栅极电阻RG,off（由外部阻值和GD内部部分组成，代表有限的电流驱动能力）的函数。对于超过某一限制Ik（所谓的“拐点”电流）的切换电流，并且仅考虑电容分流时，iCGD需要超过iG,max，这是不可能的。因此，MOSFET通道中仍会继续流动一定的残余电流(iu−Ik)，导致上述重叠损耗。如所推导，限制电流Ik定义为切换电流iu=Ik完全分配在TL的CGD（及并联CM）和TL的CDS、TH的CDS，以及TH的CGD和CM的并联组合（电流分配）之间，并且iCGD=iG,max，即，
假设MOSFET的跨导gm非常高。为了考虑随电压变化的非线性电容CDS和CGD，CdQ,DS和CdQ,GD表示在VDC的10%到90%之间（或90%到10%之间）电压变化时的等效线性电容，即评估dv/dt的电压范围为Δv=0.8·VDC。(5)中的因子2考虑了高侧和低侧晶体管在ZVS过渡期间CDS、CGD和CM的充放电。对于所使用的组件值和两个考虑的dv/dt限制值5V/ns和12V/ns，得到Ik={6.3A,18.2A}（参见表2），分别占满输出功率时相电流幅值的≈24%和≈70%（参见(11)）。因此，正如第III-C节所做的那样，考虑Ik对半导体损耗的影响是非常重要的。
从Ik直接得到所需的降低关断电压的转换速率（直线近似）
如在[22]中进一步推导，并再次使用等效电荷电容。此外，Cpar包括各种寄生电容，例如来自PCB布局或散热器的电容。将（5）和（6）结合起来并忽略Cpar，可得简化表达式
结果。方程（7）清楚地说明了，对于给定的栅极驱动（GD）供电电压，dv/dt由GD电阻与（总）Miller电容的乘积决定，因此，多种组合会产生相同的dv/dt。请注意，方程（5）到（7）假设CM和CGD并联连接，即假设功率半导体的内部栅极电阻为零。此外，需要注意的是，对于切换电流iu>Ik的情况，方程（7）中的dv/dt略有增加，因为电压转换期间的栅源电压等于Miller平台电压vM=vth(iu−Ik)/gm（MOSFET跨导gm），这会略微提高可能的最大栅极电流，从而加快CGD和CM的充电。考虑到功率MOSFET通常具有非常高的gm（此处使用的器件C3M0016120K的gm=53S，参见表2），该效应并不显著。
TL的导通过渡（如图2(d)中tF0所示），再次假设相电流为负，因此开关电流iu为负，是硬开关（HSW）过渡，会导致重叠损耗。因为在高侧开关TH关断后，iu会换向到其续流二极管中，即VDC仍跨在低侧晶体管TL上，只有在强制死区时间之后iu才会换向到TL的通道（TL导通）。随着栅极电阻和/或米勒电容的增加，充电TH的CGD（和CM）以及放电TL的CGD（和CM）的最大电流受到GD的限制，从而由于期望的导通电压过渡减慢而导致重叠损耗增加。
与正的GD驱动电源电压VGD,p和导通门极电阻RG,on。
由(7)和(8)可知，可以通过不同组合的RG,on、RG,off和CM实现特定的dv/dt。例如，可以通过CM=50pF、RG,on=9.5Ω和RG,off=11.0Ω，或者通过CM=0pF（仅器件内部的CGD有效）、RG,on=30.1Ω和RG,off=24.3Ω，实现10V/ns的斜率速率限制[23]。然而，[23]中的测量显示，对于不同组合，损耗并没有显著变化，因此为了简化，可以选择CM=0pF，并完全通过GD电阻来设定dv/dt。所使用系统的实际dv/dt、RG,on、RG,off和CM值见表2。需要注意的是，更改栅极电阻会直接改变栅极时间常数τGS,on=RG,on·CGS（以及τGS,off=RG,off·CGS），这会影响栅源电压从阈值电压vth上升到Miller平台电压vM=vth+iu/gm的时间（在导通过程中），以及从Miller平台下降到vth的时间（在关断过程中），从而导致有限的电流斜率di/dt（如图2(d)所示）。利用所使用器件参数（参见表2）计算验证，电流上升和下降时间仍比电压过渡时间tR0和tF0快一个数量级以上，因此可忽略不计。
三、损耗与体积计算
所述的dv/dt限制概念都会引起额外损耗，这些损耗要么由于电容充放电（LC-dv/dt滤波器的滤波电容Cf），要么由于重叠损耗（基于GD的限制），同时还会增加一定的体积，例如额外被动元件以及用于散发额外损耗的所需散热器的体积。由于目标是基于损耗和体积的考虑选择最合适的dv/dt限制方法，因此在下文中推导了近似的定量损耗和体积模型。重要的是要区分dv/dt限制概念引起的额外损耗/体积与本身存在的损耗，包括由于寄生机器电容充放电产生的电容损耗。这些损耗起到损耗偏移作用，并且在第一近似中假定如果通过任一概念限制电压斜率，这些损耗不会发生变化。
变频器输出功率
在额定机械转速nM=4000rpm(ωM=2π·nM/60=2π·67Hz)且电压常数kV=Vll,rms/nM=83mV/rpm以及p=5对极[26]的情况下，电机绕组（相）感应电压的幅值为ˆvind，电气角频率为ωE
根据在满功率（PM,max=10kW）下，即在最大扭矩TM,max=23.8Nm下，得到的最大相电流幅值为
机器转矩常数为kT=TMIl,rms=1.3Nm/A[26]。工业驱动系统的典型任务曲线主要包括部分负载运行，例如在额定转速下，额定转矩降至Tnom=0.8·TM,max=19Nm(ˆiu,nom=20.7A)，这也说明了针对这种部分负载情况研究最优的dv/dt限制概念的合理性。不出所料，将(9)与(11)结合，可得到最大机械输出功率为PM,max=10kW，当使用TM,nom而非TM,max时，额定功率为PM,nom=8kW。每相逆变器的输出功率可表示为
译：其中MVDC/2表示逆变器相输出电压的幅值ˆvu（调制深度M）。假设负载电流与感应电机电压vind同相，在复数相量表示中，逆变器输出电压相量ˆvu在实轴上的投影，即vˆu·cos(ϕ)，对应感应电机电压ˆvind。根据公式(9)，该投影电压的幅值vˆind=MVDC/2·cos(ϕ)与转速直接相关，因此是恒定且与负载无关的（通常会有上级速度控制器将nrpm调节到期望值）。对于nrpm=4000rpm以及给定的电机参数[26]，Mcos(ϕ)=0.68，由此可直接计算出Pu。
B.无源LC-dv/dt滤波器的损耗和容量
在无源LC-dv/dt滤波器中，功率半导体自身以通常非常高的dv/dt进行开关，并且可以使用从器件特性测得的开关损耗模型（例如，热测量）以及二次拟合系数k0、k1和k2。对于纯正弦波开关电流，即没有电流纹波（由于相对较大的电机电感，这种假设是合理的），某一特定ˆiu的每相半桥损耗Pl,HB则等于
C3M0016120K1200V碳化硅功率半导体（RDS,on=16mΩ于Tj=25◦C）在给定应用中、在额定功率PM,nom=8kW（ˆiu=20.7A）的部分负载运行下，被发现可以将总半导体损耗（导通损耗和开关损耗）降至最低[1]。它们通过量热法测得的开关损耗系数为k0=312.2µJ，k1=7.2µJ/A和k2=120.8nJ/A2（见表2）。假定结温Tj=100◦C以计算导通损耗，即RDS,on,100◦=20mΩ。
额外的损耗组件是滤波电容Cf的充放电损耗PCf=CfV²_DCfsw，这些损耗主要在DRC阻尼网络的电阻中消耗，以及滤波电感的导通损耗PLf=1/2RLfˆi²_u（由于基波频率低且电机绕组电感较大，通常电流纹波较小，因此忽略了铁芯损耗；进一步忽略的还有由电流纹波产生的导通损耗以及电流脉冲iLu对总有效值电流的贡献，这被认为是可以忽略的）。总体而言，具有被动LCdv/dt滤波器的桥臂每相的损耗为
忽略滤波电容器的体积（高电容密度），只需考虑用以消散滤波损耗的散热器体积和滤波电感的体积。前者可以使用所谓的冷却系统性能指数（CSPI）[34]来估算，典型的CSPI为20W/(K·dm³)，假设散热器温度为ϑHS=85◦C，环境温度为ϑamb=40◦C，使用
如在第II-A节中推导出的那样，滤波电感直接取决于所选的dv/dt限值。对于给定的应用，最大相均方根电流为Iu,rms,max=18.3A，峰值电流由公式(11)中的ˆiu,max以及为充电Cf的额外电流峰值ΔiLu决定。尽管VSD主要在部分负载下运行，滤波电感仍必须按满载设计，即RMS电流额定值Irated≥Iu,rms,max（如上所述，电流脉冲iLu对总RMS电流的贡献被发现可忽略不计），饱和电流isat≥ˆiu,max+ΔiLu。图4中ηρ-Pareto优化中的点显示了LC-dv/dt滤波器在dv/dt限值为3V/ns至15V/ns之间的设计权衡，以及总VSD功率密度ρ和额定功率8kW时的部分负载效率η8kW。滤波电容Cf被固定为1.12nF（两个560pF电容并联，分别连接到正负直流母线），a)以满足滤波器输出阻抗准则(Zo,f
图4.针对10kW三相SiC-VSD的ηρ-Pareto优化，显示了可实现功率密度ρ与部分负载效率η的权衡。在PM,nom=8kW时，阻尼无源LC-dv/dt滤波器（点）和基于GD的dv/dt限制（方块）在不同dv/dt限制（3V/ns到15V/ns）、最大相电流ˆiu,max=25.9A以及固定LC滤波电容Cf=1.12nF条件下的表现。
C.基于门极驱动器的dv/dt限制的损耗和电流容量
基于GD的dv/dt限制会导致开关损耗Esw,GD增加，对于开关电流iu，其表达式已在文中推导出
译：其中kon=kWF2V2DC/dvdt，koff=12V2DC/dvdt。因子kWF=1.35是经验确定的，用于修正由电压瞬变在VDC的10%到90%之间的直线近似导致的不准确性，这仅在开通转换时需要考虑[23]。注意，考虑随开关电流平方增长的损耗项k2被忽略，因为因dv/dt有限而线性增长的损耗明显主导了叠加损耗。此外，由晶体管输出电容Coss=CDS+CGD的谐振充放电产生的ZVS损耗也被忽略。
对于幅值为ˆiu的正弦相电流评估(17)，包括半导体的导通损耗，并再次忽略电流纹波，基于GD的dv/dt限制的总每相损耗Pl,GD为
表2列出了在dv/dt限制为(I)5V/ns和(II)12V/ns的两种情况下Ik的数值。对于给定的ˆiu，Pl,GD与所选的电压变化率dv/dt成反比，这从直觉上可以理解为电压瞬态变化越快，重叠损耗越低。
由于栅极电阻和额外米勒电容的体积可以忽略不计（参见图3(b)），因此只需考虑散热器的体积，其可以通过公式(15)和(16)计算，并将Pl,f替换为Pl,GD（参见图7）。图4中的方块很好地显示了在较高电压跃变速率下效率更高的趋势。此外，鉴于损耗与（散热器）体积之间的直接关系，不存在帕累托前沿和/或帕累托最优设计，而更高效的设计自然更紧凑。如果不进行dv/dt限制，损耗将完全由所用功率半导体的特性决定（根据公式(13)的导通损耗和开关损耗Pl,HB），并且对于给定规格，其效率上限为ηmax,8kW=99.6%（在图4中以虚线表示），GD基的dv/dt限制方法在非常高的跃变速率限制下会收敛于此。
四、比较评估
在考虑两种dv/dt限制方法的情况下定义了逆变器损耗和体积模型之后，因此产生了一个问题，即应选择哪一种概念来将具有一定相电流幅值ˆiu的三相VSD逆变器系统的dv/dt限制到特定值（例如，对于最先进的电动机为5V/ns，或者对于采用加强绝缘的未来电动机为12V/ns）。为了不仅在理论上而且在实验上验证这些分析，设计并构建了一个特征性的基于SiC的三相VSD，以集成到电机壳体中，如图5所示，并依据表1的规格。该VSD配备了用于dv/dt限制的DRC阻尼被动LC滤波器，但也可以选择不使用滤波器，而采用基于GD的dv/dt限制。通过垂直堆叠两个PCB，可实现紧凑且相位模块化的设计。在功率PCB上，除功率半导体（16mΩ，1200VSiCMOSFET）外，还安装了LCdv/dt滤波器以及电压和电流测量装置。表2列出了额定电压跃变率为(I)5V/ns和(II)12V/ns时的重要元件值和参数。功率半导体以及滤波电感和阻尼电阻热连接到带强制冷却的薄鳍散热器上。整个系统尺寸为100mm×90mm×37mm（3.94英寸×3.54英寸×1.46英寸[长×宽×高]；包括带有现场可编程门阵列（FPGA）的控制板和散热器），对应总封装体积Vboxed=0.333dm3（20.3in3），因此功率密度为30kW/dm3（493W/in3）。低逆变器体积极大地便利了直接集成到机器中，在这种情况下，如果将机器外壳用于逆变器的被动散热，贡献约三分之一总体积的散热器（高度为12毫米[0.47英寸]，0.108立方分米[6.56立方英寸]）可能可以省略。此外，目前作为外部模块放置并包含在封装体积中的控制板可以完全集成，从而实现大约61kW/dm³（1000W/in³）的纯逆变器功率密度。
A.每相损耗比较
为了促进逆变器的电机集成，从图4的帕累托前沿中选择了最紧凑的LC-dv/dt滤波器设计。与最有效（损耗最低）的设计相比，损耗增加相对较低，而体积优势明显。因此，对于每个dv/dt值，阻尼LC-dv/dt滤波器方法都有一个单一的帕累托最优滤波器设计（在图4中以黑色圆圈标出），并将其与基于GD的限制进行每相损耗的比较。图6显示了在全负载和部分负载运行下两种限制方法的计算每相损耗（ˆiu∈[0A,...,25A]，LC-dv/dt滤波器始终设计为ˆiu=ˆiu,max=25.9A），适用于不同电压变化率dv/dt从3V/ns到15V/ns。对于每一种ˆiu和dv/dt的组合，展示了表现较好的方法的损耗。在LC-dv/dt滤波器和基于GD的限制之间存在明显的分界线（粗黑线），前者最适合高ˆiu下的慢速过渡，后者理想用于更高的dv/dt值。特别是对于dv/dt>11V/ns，基于GD的限制在全负载和部分负载运行下导致更低的损耗（每相<25W）。对于较低的dv/dt值，存在一定的边界电流幅值ˆiB，在此幅值以下，基于GD的dv/dt限制优于LC-dv/dt滤波器，因为其部分负载损耗更低，例如，对于电压变化率dv/dt=5V/ns，ˆiB,5V/ns=10.5A，因为滤波器始终具有恒定损耗偏移PCf=11.5W（Cf=1.12nF，VDC=800V，fsw=16kHz），该损耗在电感导通损耗PLf中占主导。相反，对于部分负载运行，ˆiu,nom=20A，当电压变化率低于9V/ns时，LC-dv/dt滤波器优于基于GD的限制，因为后者的损耗与dv/dt成反比，从而超过前者的恒定PCf损耗。因此，理论上可预期一个边界线参数化为ˆiB,dv/dt=α·dv/dt，其中α为常数。偏离此线性关系的原因在于从市售组件中选择离散滤波器电感，这导致LC-dv/dt滤波器损耗出现不连续性。
图6.针对dv/dt限制在3V/ns至15V/ns之间，以及相电流幅值ˆiu∈[0A,25A]（部分负载和满负载运行）的损耗优化dv/dt限流概念的每相损耗。粗黑线表示LC-dv/dt滤波器的损耗低于基于GD限制的边界。在LC-dv/dt滤波器的情况下，Cf=1.12nF，并且Lf始终为ˆiu=25.9A（满负载）时选择。
在图7中，对比两种极限概念（LC-dv/dt滤波器的蓝线和基于GD的限制的橙线）在最大相电流幅值ˆiu,max=25.9A下的功能体积时，可以发现类似的边界（部分负载操作不会改变体积，因为VSD必须设计为能够处理PM,max=10kW的全功率）。对于超过9.4V/ns的电压变化率，基于GD的dv/dt限制可以以较小的体积实现（即由于通过CSPI的直接关系导致损耗较低，从而散热器体积较小，参见公式(16)），而对于LC-dv/dt滤波器，总会存在由滤波电感引起的某种体积偏移。当然，对于较小的电感Lf（高dv/dt），可以实现更紧凑的设计，但由于机械限制（承载电流的导体、最小铁芯厚度等），体积减小会达到饱和。LC-dv/dt滤波器出现的不连续性再次来源于离散元件的选择。
C.实验验证
为了实验验证上述发现边界的存在，已在配备上述两种DV/DT限制概念的硬件原型上测量了每相位的损耗。LC-dv/dt滤波器的实现方式为Cf=1.12nF（两个R76QF056050H0J电容并联，一个接正电，一个接负直流链路），Lf=11.2μH（两个SRP1770TA-5R6M电感串联）;或Cf=1.12nF，Lf=1.8μH（CMLS136E-1R8MS），标称dv/dt为5.6V/ns和14V/ns，分别。注意，实现Cf时，两个电容连接到正负DC链路轨道，不会影响总能量耗散，但因此布局更对称，因此也更对称（寄生）耳鸣状况。在这两种情况下（dv/dt均为5.6V/ns）阻尼网络由两个10nF组成电容器Cp和Cn，并实现临界阻尼，并以Rp=Rn=如果CfCp（Cp表示与阻尼电阻并联的额外阻尼电容，参见图2（a））。原文如此低电容电荷的肖特基二极管（24nC，≈0.3WVDC=800V和FSW=16kHz的损耗）以及低泄漏电流（12μA）用于Dp和Dn（IDM05G120C5）。由于到元件公差、额外寄生电容和电感（PCB，连接），最后是所需的电压结果为5V/ns和12V/ns的转速率（参见表1）。注意对于较小的Lf（更高的dv/dt），寄生电感和电容的影响更为明显（偏差更大）由于Lf的名义值很小。
基于GD的限制通过增加门极导通和关断电阻RG,on/RG,off实现，分别为56Ω/43Ω和15Ω/15Ω（CM=0pF），用于dv/dt为5V/ns和12V/ns的情况（参见表2）。使用公式(5)，设vth=2.5V，VGD,n=−4V，CdQ,DS=320pF以及CdQ,GD=16pF，得到两种情况下“拐点”电流分别为Ik=6.3A（5V/ns）和Ik=18.2A（12V/ns）。
图8显示了(a)计算和测量的效率以及(b)各相损耗，对于dv/dt=5V/ns（计算：虚线；测量：圆点）和dv/dt=12V/ns（计算：实线；测量：菱形），适用于LC-dv/dt滤波器（蓝色）和基于GD的限制（橙色），相电流幅值为ˆiu={5A,10A,15A,20A,25A}。这些工作点在图6中也有所标示。损耗通过精密功率分析仪（YokogawaWT3000）电气测量，结果与计算值高度一致，尤其在基于GD的限制情况下。而对于LC-dv/dt滤波器且低ˆiu时，则观察到一定的不匹配。这主要是由于计算中采用了零电流波动的简化假设，在低电流下本质上高估了开关损耗（从而高估了计算的总损耗），因为在实际中发生了更多的部分硬开关（PHSW）和软开关（SSW）转换，其产生的损耗低于假设的硬开关（HSW）转换。在基于GD的限制情况下，这种影响不那么严重，因为PHSW和SSW转换也会导致重叠损耗（当ˆiu>Ik时）。
图8.(a)三相基于SiC的VSD在LCdv/dt滤波器（蓝色）和GD限制（橙色）下的计算效率（线条）与测量效率（圆/菱形）以及(b)每相损耗，两种电压斜率dv/dt=5V/ns（虚线，圆形）和dv/dt=12V/ns（实线，菱形）。在额定相电流ˆiu=20.7A下，使用LCdv/dt滤波器的5V/ns情况下的效率用 标出。
根据图6的观测，基于计算损耗，当dv/dt为12V/ns时，基于GD的限制总是比LC-dv/dt滤波器更高效（损耗更低），例如，对于标称相电流ˆiu，nom=20.7A，基于GD限制的测得损耗为20.5W，LC-dv/dt滤波器为23.6W。对于电压斜率dv/dt=5V/ns，边界电流ˆiB，5V/ns，即在电流ˆiu>10.5A时，LC-dv/dt滤波器的损耗低于基于GD的限制（27.6W，而ˆiu，nom为36W）。滤波器损耗在dv/dt=5V/ns（32.3Wforˆiu，最大=25.9A，即η=99.18%）和dv/dt=12V/ns（28.1Wforˆiu，最大=25.9A，即η=99.29%）之间变化不大，仅作为相对较低的滤波电感导通损耗不同，而基于GD的限制下相同电流的损耗显著增加（5V/ns为45.8W，12V/ns为25.9W）。图4中也强调了5V/ns和12V/ns（粗圆/金刚石）两个典型的电压斜率，以证明LC-dv/dt滤波器在5V/ns时能实现更高的效率（和功率密度），而基于GD的限制则适用于dv/dt=12V/ns。基于GD的dv/dt限制的一个非常有趣的性质是高频部分负载效率，因为主要损耗分量（重叠损耗）随开关电流线性增长（因此ˆiu和Pout），而LC-dv/dt滤波器的损耗偏移PCf是常数，这在低输出功率下固有地降低效率。
因此，在未来允许电压变化率高于10V/ns的牵引应用中，考虑满载和部分负载效率以及功能体积时，基于GD的dv/dt限制是较为优选的。对于采用低dv/dt值运行的先进应用，例如5V/ns，通常LC-dv/dt滤波器能提供更高的效率和更小的体积，除非所需的任务配置主要是在低于满载40%的部分负载下运行（ˆiu<10A），在这种情况下，即使是低dv/dt值，基于GD的限制也会变得更具吸引力。
D.三相变频器带dv/dt滤波器的运行
最后，验证了图5所示的三相变频器（VSD）在连接到最先进电机（西门子1FT7084[26]）时的运行。考虑到功率等级为10kW且所需dv/dt额定值通常低于6V/ns，dv/dt限制最好基于图6的理论研究结果并结合图8的实验结果，通过LC滤波器来实现。
图9显示了直接连接到输出端（IMD）的PMSM时，相位u超过100万次上升跳变的测量电压变化率（颜色编码强度等级）。测得的dv/dt为4.71V/ns，低于标称设置的5.6V/ns。从初步估计来看，这可以通过滤波器输出端的额外有效电容Cadd来解释，它会影响dv/dt。一额外的有效电容Cadd≈460pF可以解释dv/dt降至4.71V/ns，其中电机本身贡献了300pF，如第II-A节所述，其余部分归因于元件公差以及连接和PCB寄生参数的影响。
虽然机电容量确实会影响设定的dv/dt，因此不可能实现完全独立于电机的逆变器和滤波器设计，但通常情况下，低于预期的dv/dt并不关键，因为它只会减少过电压、局部放电等不利影响。同时，相比于在没有任何LC-dv/dt滤波器的情况下运行VSD，额外损耗仅由Cf和Lf决定，而与电机无关（电机电容以及—如果存在—电缆电容无论如何都会随开关频率充放电，与dv/dt限制电路无关）。负载对最终电压变化率的影响显然可以通过增加Cf来最小化，但这会直接增加滤波器的损耗。图9进一步显示了由于Cp,n、Dp,n和Rp,n的有限滤波器共振阻尼导致的轻微电压超调vu∗n≈100V（对于VDC=800V，约为12.5%）。
图10显示了VSD的三相电流，展示了在满载PM,max=10kW（ˆiu=ˆiv=ˆiw=25.9A）下的运行情况。对于额定负载（PM,nom=8kW，ˆiu,nom=20.7A），测得系统总体损耗为Ploss,tot=580W，效率为ηnom,tot=ηnom,VSD·ηnom,PMSM=93.24%（包括连接的PMSM）。考虑到额定电机效率为94%[26]，总体VSD损耗可近似为Ploss,VSD≈70W，ηnom,VSD=99.19%，这与计算结果及实验损耗测量非常吻合（参见图8(a)中以 标出的点）。
五、结论
SiC功率MOSFET是提高电机驱动系统效率和功率密度的有前景的候选器件，并进一步推动将逆变器系统完全集成到电机外壳中的新兴趋势。SiC功率半导体的一个主要优势在于其低的特定开关损耗，使得设计具有更高开关频率的VSD逆变器系统成为可能。然而，这也带来了非常快的电压瞬变（高dv/dt）。施加到电机的电压变化率必须加以限制，以防止过电压浪涌、绕组中电压分布不均或不可接受的高轴承电流，这些都会导致电机加速老化和/或损坏。对于典型的工业应用，一个主要在部分负载（额定负载的80%）下运行的10kWVSD，本文比较了两种限制施加dv/dt的方法，即被动LC-dv/dt滤波器（单级LC滤波器）和基于GD的dv/dt限制。虽然最先进的电机通常要求电压变化率低于6V/ns，但未来具有增强绝缘层的电机预计能够承受高达15V/ns的dv/dt，因此问题就出现了，在VSD中对于某一特定的dv/dt和相电流幅值（满载或部分负载），哪种限制方案最适合。
被动LC-dv/dt滤波器主要产生恒定的损耗偏移和随电流/负载变化较小的损耗，而基于GD的限制则会产生随输出功率和电压转换时间线性增加的电压-电流重叠损耗。事实表明，对于全负载和部分负载操作下高于11V/ns的dv/dt限值，后者最为适用。对于低于11V/ns的每个dv/dt限值，存在一个相电流幅值的边界，超过该边界时更适合使用LC-dv/dt滤波器，因为基于GD的限制的重叠损耗将占主导，而滤波器的损耗大体上保持恒定。然而，对于部分负载操作且相电流幅值低于该边界时，基于GD的限制的损耗更低。无论哪种情况，都可以实现额定负载（8kW）下效率超过99%的变频驱动。同样地，考虑到用于散热的额外组件及所需冷却，基于GD的限制在高斜率下的功能体积低于LC-dv/dt滤波器，因为其损耗更低。
这些理论成果在一个超紧凑的10kW基于SiC的VSD上得到了实验验证，该VSD作为最先进PMSM的IMD。根据本研究的结果，该系统采用了被动LCdv/dt滤波器，将电压斜率限制在标称值5.6V/ns。其功率密度为30kW/dm³（493W/in³），便于将逆变器完全集成到电机外壳中。在PMSM运行过程中测得的dv/dt为4.71V/ns，比标称值低约15%，这是由于PMSM的附加电容负载导致滤波器的角频率略有变化。然而，dv/dt低于临界值并不会产生问题，因为它进一步减小了高速电压斜率带来的不利影响，而损耗仅由实际LC滤波器元件决定。对于下一代dv/dt等级更高的电机，同一系统更适合采用基于GD的限制方式，这不仅可以降低总损耗，还能进一步提高功率密度，因为无需增加额外的被动元件。对于低压（LV）MOSFET，已经存在高度集成的“智能”GD，可以主动（通过程序）设定电压斜率，而不受外部寄生效应影响[36]，并且很可能在不久的将来，类似概念也将应用于高压（HV）MOSFET（≥1.2kV阻断电压能力）。
附录
在本附录中，通过阻抗测量对所考虑的PMSM进行了表征，并推导出了一个直观且物理上可解释的集集元件等效电路，以支持LC-dv/dt滤波器设计中的电容选择。从（4）开始，波器共振频率范围在760kHz到3.8MHz之间，dv/dt限制范围在3V/ns到15V/ns之间。机器对电压斜率的影响可以通过该频率范围内有效的模型来量化。基于一个机器端子（例如U）与剩余两个端子（短接到PE，如VWPE）之间的阻抗测量，如图11蓝色曲线所示，得出图12中带有元件值的集总元件电路模型。第一和第二并联共振分别在约130kHz和340kHz处，分别用Lm1和Cp1（阻尼Rp1）以及Lm2和Cp2（阻尼Rp2）来建模。中间的阻尼级联共振由六个元素的组合组成。最终的串联共振在约25MHz（图11的测量中未可见）用Lm3及Cp1和Cp2的串联连接（阻尼Rm3）建模。最后，端和绕组到外壳（PE）的电容耦合用电容Cp3建模。尽管结构简单，且没有依赖频率的机器电感和电阻，但所需的这些为了在多万MHz范围内进行高精度高频表征[19]，该模型准确复制了PMSM在感兴趣的频率范围内阻抗，最高可达约4MHz（图11中以浅蓝色标出）。观察ZU−VWPE在高亮的关注频率范围内几乎完全具有电容性质，近似为PMSM阻抗为单个300pF电容，从Section中获得。因此，为了方便滤波器设计，II-A是合理的。
图11进一步凸显了10米长屏蔽电机电缆（Siemens6FX5002-5DN56-1BA0）对结果阻抗ZU−VWPE（测量值：黄色）的影响。对于计算模型（紫色曲线），电缆被视为十个分布式RLC元件的串联，每个具有0.35Ω、154nH、170pF。在突出显示的频率范围内，采用恒定电容（2nF；10米电缆提供1.7nF，PMSM提供300pF）的简化近似显然不再适用，因为第一次电缆谐振出现在4MHz，阻抗出现剧烈下降。这在图13(a)中得到了体现，该图显示了VSD桥臂中电压瞬变的模拟dv/dt与设置的标称值（Cfilt=1.12nF，Lfilt由公式(4)计算）对比：未加载滤波器（无电机；蓝色）、连接PMSM但无电机电缆（橙色）以及通过10米长屏蔽电机电缆连接PMSM（黄色）。图13(b)清楚地显示，当连接PMSM但无电机电缆时，dv/dt低于设定值可以通过根据公式(19)计算得到的额外有效机电容300pF来解释。如果另外增加一根10米长的电机电缆，所得的“电缆-PMSM”行为在感兴趣的频率范围内不再是纯电容性的，而且从图13(a)黄色曲线得到dv/dt所需的额外电容大于理论上的2nF（电缆+PMSM），这是由于“电缆-PMSM”谐振接近滤波器谐振频率。无论如何，dv/dt始终低于标称设定值，因此可以确保电机安全运行。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
