今天这篇2025年的文章，来自山东大学，主要内容是全垂直GaN-on-Si沟槽MOSFET。
先介绍背景，
在中低压功率系统（≤650V），GaN器件已实现广泛应用，
从器件结构看，GaN器件分为横向（Lateral）、纵向（Vertical）两种，
横向器件的特征是，G、D、S均在芯片最上方，
纵向器件的特征是，G、S位于芯片上方，D位于芯片下方，
可以简单认为，横向器件的电流流动限于半导体材料表面，纵向器件的电流流动穿透整块半导体材料，
结果是，纵向器件的击穿电压更高，可应用于更高耐压级别。
目前主流的商用GaN器件均为横向器件（GaN HEMT），纵向GaN器件基本处于实验室阶段。
然而横向器件的问题在于，若想承载高耐压，需要横向扩展漂移区，这会使芯片尺寸显著增大，电阻显著提升。
纵向器件的优势在于，可以通过增大漂移区厚度实现更高耐压，同时保持紧凑的元胞设计，以此实现低导通电阻的高压器件。
这一区别导致，横向器件难以应用于高压领域。
另外，目前商用GaN器件的衬底材料并非GaN，不采用同质衬底的原因是成本太高。
采用异质衬底主要有三种方案，GaN-on-Si、GaN-on-SiC，GaN-on-sapphire（蓝宝石衬底），
Si衬底成本最低，是目前商用GaN器件的主流选择。
后两种方案各有其性能优势，但在成本等方面存在问题。
再细说垂直型器件，
“Full-Vertical”，全垂直型，
既有全垂直型，可想而知，在全垂直型、全横向之间，还存在一种过渡类型——准垂直型（Quasi-vertical），
准垂直型器件的电极布局与横向器件相同，G、D、S都在正面，
但通过某种方式，让电子移动路径为：
源极→垂直向下→横向流过外延层→再垂直向上，到达漏极，
换言之，以横向器件结构为基础，增加纵向电流路径。
此前已有报道，采用4μm厚的N-GaN外延层，制备准垂直型硅基氮化镓MOSFET，BV达到645V，
但该结构会产生电流拥挤效应，即电流在流向漏极时会聚集，使有效导通电阻增大，且器件性能无法随面积等比例放大。
因此，在具备成本效益的硅基氮化镓平台，实现从准垂直→全垂直结构的转变，是目前研究重点。
目前已见报道的全垂直硅基氮化镓功率MOSFET方案，包括通过干法刻蚀选择性去除硅衬底和缓冲层，使漏极与底部n⁺-GaN接触层的N面相连，
以及在GaN外延层与Si衬底之间引入导电缓冲层，以实现电流纵向流动，
但相比 GaN-on-GaN 全垂直器件，这些 GaN-on-Si 全垂直器件在击穿电压、电流密度等性能上仍有差距 。
图片来源：网络
如上，几种结构均为GaN-on-Si器件，
（a）为准垂直器件（QV-MOS），（b）为台面刻蚀终端全垂直器件（MET-FV-MOS），（c）为氟注入终端全垂直器件（FIT-FV-MOS），
FIT-FV-MOS即为本文提出的结构，通过氟离子注入，将部分n⁺-GaN/p-GaN层转化为高阻区，以实现隔离作用，
相比MET-FV-MOS，这种结构不需要进行台面刻蚀，便能实现隔离，由此可以解决台面边缘拐角电场聚集问题。
制备三种器件，对比各种性能，
三种器件的栅结构相同， SiO₂ 栅介质 100nm 厚， Cr/Au 双层栅金属 50/150nm 厚，
图片来源：网络
如上，用于制备三种器件的三片晶圆ABC，衬底-外延SEM剖面图如上，
A和B用于制备QV-MOS，C用于制备MET-FV-MOS和FIT-FV-MOS，
（d）、（e）、（f）为SIMS结果，给出Si、C和O的掺杂分布，
wafer-A外延层厚度5μm，浓度2×1016cm⁻³，wafer-B外延层厚度6μm，浓度8×1015cm⁻³，
另外，wafer-A的p-GaN沟道层Mg掺杂浓度为4×1019cm⁻³，wafer-B的p-GaN沟道层Mg掺杂浓度为1×1019cm⁻³，
如此设计旨在通过降低沟道电阻，补偿漂移层电阻增加对总电阻的影响。
wafer-B和wafer-C具有相同的外延浓度，
但wafer-C去除了漂移层下方1μm厚的n⁺-GaN漏接触层，因此生长了7μm外延层。
图片来源：网络
QV-MOS的测试结果如上，
先看（a），这是外延厚度5μm、6μm的QV-MOS阻断曲线（4μm是已有文献结果），
相比4μm外延QV-MOS，5μm外延QV-MOS可将400V的DS漏电降低1.5个数量级，6μm外延QV-MOS可将400V的DS漏电降低3个数量级，
以1mA/cm²为判据，6μm外延QV-MOS击穿电压为600V，硬击穿电压为682V。
再看（b）和（c），分别是外延厚度5μm、6μm的QV-MOS输出曲线，
5μm外延QV-MOS的比导通电阻为4.6mΩ·cm2，6μm外延QV-MOS的比导通电阻为3.8mΩ·cm2，
为什么漂移区更厚的器件电阻更小？
因为QV-MOS中沟道电阻占比更高，6μm外延QV-MOS通过降低p-GaN沟道层Mg掺杂浓度，减小了沟道电阻，因此总电阻更低。
（ d ）为 6μm 外延 QV-MOS 的转移特性曲线和栅源击穿曲线， Vth 为 3.5V ，开关比高达 108 ，栅源击穿电压 60V 。
图片来源：网络
MET-FV-MOS的测试结果如上，
（a）为转移特性曲线，（b）为输出特性曲线，（c）为击穿特性曲线，（d）为电场分布，
Vth为4.4V，开关比同样约108，比导通电阻为4.2mΩ·cm2，
但其硬击穿电压较低，只有581V，原因是台面边缘的场强较高。
图片来源：网络
FIT-FV-MOS的测试结果如上，
（a）为SIMS测出的F离子分布以及SRIM仿真结果，（b）为输出特性曲线，（c）为击穿特性曲线，
（d）为BV-Wtrench、Ronsp-Wtrench关系，（e）为VDS=1000V时不同Wtrench下的电场分布，
实测F离子浓度大致在2e19cm-3~3e19cm-3量级，
FIT-FV-MOS的比导通电阻为9.7mΩ·cm2，硬击穿电压显著提升至1495V（Wtrench=6μm），
从（d）可以看到，对MET-FV-MOS，不同Wtrench器件击穿电压几乎没有差异，原因是台面边缘附近提早击穿，
但对 FIT-FV-MOS ， BV 与 Wtrench 正相关，原因是随着 Wtrench 增大，峰值电场和平均电场逐渐降低 。
图片来源：网络
本次制备的器件与此前报道的器件性能对比如上，
（a）的横轴为硬击穿电压，（b）的横轴为1mA/cm²击穿电压，
从（b）可以看到，GaN-on-Si和GaN-on-sapphire器件集中于左侧，BV较低，GaN-on-GaN集中于右侧，BV较高，
而FIT-FV-MOS，虽为GaN-on-Si器件，却在右侧占有一席之地。
小结：
1、提出采用导电缓冲层和氟注入终端（FIT）的全垂直硅基氮化镓沟槽MOSFET，导电缓冲层使其不需n⁺-GaN漏接触层，氟注入终端使其不需要进行台面刻蚀以实现隔离。
2、硅基氮化镓FIT-FV-MOS器件，硬击穿电压1495V，阈值电压4.2V，比导通电阻9.7mΩ・cm²，开关比约为10⁷。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
