负栅电容现象引起的电磁干扰限制了IGBT开关损耗的降低，本研究提出了一种分裂栅电阻分离的CSTBT技术，它抑制了负栅电容，使器件开关损耗降低了62%。
背景介绍
因IGBT快速开关产生较高的dV/dt，特别是在低集电极电流IC条件下恢复的dV/dt，从而引起电磁干扰（EMI），这个现象是由负栅电容现象导致的栅极-发射极VGE过冲。因此就是这个现象限制了IGBT开关损耗进一步的降低。
在过往的研究中，都报道了各种栅极结果和栅极驱动技术，以求降低开关损耗，比如Split-Gate、Split-Dummy-Active和Split-Double-Gate CSTBT技术。所以在这篇研究中，作者提出了一个分裂栅电阻分离(SRS)CSTBT技术并通过仿真和试验进行验证。
结果与讨论
器件结构与仿真验证
如下图所示，对三个标称600V/15A的CSTBT器件进行了测试。传统的CSTBT的栅极电阻Rg连接到沟槽中的栅极。相反，另两种类型的SRS CSTBT在分裂栅沟槽中具有连接到上栅电极的Rg和连接到下分裂栅电极的分离栅电阻RSG。此外，分裂栅小电阻分离(SSRS)CSTBT具有较小的RSG。
为了验证负电容的抑制效果，通过仿真分析小电流开通。传统结构表现出了VGE过冲，这个过冲是由负栅电容引起的。相反，SRS结构减小了V GE过冲，表明了负栅电容被抑制。R SG的存在则是将I G分成了栅极-发射极电流I GE和栅极-集电极电流I GC。I GC可以快速额定对分裂栅电极处的电容充电，并且增加下分裂栅电压V SG。这些行为都有利于抑制负栅电容。
通过仿真证明负栅电容的抑制和开关损耗的降低，如下表所示，作者评估改变RG和RSG的开关特性。这里的SRS结构的RSG与RG以相同的值变化，而SSRS结构的RSG固定在150Ω。此外，RG和RSG用于开启和关断。
小电流开关特性
为了验证SRS结构的负电容抑制效果，作者评估了VGE过冲和IC=0A时的恢复dVdt，这与电磁干扰噪声相关。此外，在这项研究中，评估系统的高电感导致测试的VGE过冲和dV/dt均高于标称值。下图展示了IC=0A时所测试的开通和关断的恢复波形。
传统结构显示出了V GE过冲，增加了dI/dt导致了高的dV/dt。在SRS结构中，VGE过冲被减小，导致了较低的dV/dt。而SSRS结构则是更为明显的抑制VGE过冲，并且实现非常低的dI/dt，并且显著减小dV/dt。结果表明，该结构可以抑制负栅电容并降低dV/dt。
下图则是展示了VGE过冲和dVdt对Rg的依赖关系。在传统的结构中，因负栅电容，增加Rg并不能充分降低V GE过冲和dV/dt。相反，SRS和SSRS结构能够在不增加Rg的情况下减小VGE过冲和dV/dt。这表明了降低R SG以增加到下分裂栅电极的分路I G可以有效地降低负栅电容。此外，与传统结构相比，新结构可以通过在相同的dV/dt条件下使用较低的Rg来降低开关损耗。
额定电流下的开关损耗
下图展示了在额定电流IC=15A时测试得到的导通波形。SRS结构显示，因I GC增加，栅极-集电极电容C GC快速充电导致了dV/dt增加。此外，SSRS结构因抑制V GE过冲而显示出低的dIdt。
如下图所示，与传统结构相比，SRS结构的导通损耗略微降低，而SSRS结构的导通损耗基本与传统结构一致。
下右图则是展示了IC=0A时的dV/dt与额定电流时的导通损耗之间的权衡。因dV/dt降低，新结构的导通损耗在相同的dV/dt条件下大幅降低。
结果表明，在不增加EMI噪声的情况下，SRS结构的导通损耗相较于传统结构降低超过一半。此外，SSRS结构可以在较低的dV/dt区域下进一步降低导通损耗。
前文展示了在额定电流IC=15A下的关断波形，因CGC的快速放电导致了米勒平台期缩短，SRS结构与传统结构相比，dV/dt有所增加。结果如下所示，这些结构的关断损耗在RG=510Ω时降低了49%。此外，与传统结构相比，这些结构表现出了相同的通态压降VCEsat。因此所提出的新结构改善了关断损耗和导通压降之间的权衡，如下右图所示。
这些结构的开关损耗（Eon+Eoff）如下图所示，在相同条件下，因采用了较低的RG实现了快速开关操作，SRS结构和SSRS结构分别降低了62%、63%。
总结
本文首次提出了一种用于开关损耗的SRS CSTBT，并进行了仿真和实验验证。所提出的新结构可以通过使用分离电阻增加到下分裂栅电极的支路I G电流来一致负栅电容，这降低了与EMI噪声相关的dV/dt。因此，SRS CSTBT成功地将开关损耗降低了62%。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
