今天这篇2025年的文章，来自筑波大学主要内容是6种商用SiC MOSFET器件短路及UIS能力对比。
先介绍背景，
在极限可靠性领域，SiC MOSFET面对两大问题，
1、比导通电阻Ron, sp与短路耐量SCWT之间的trade-off，
2、器件UIS能力（雪崩耐量），
本文正是收集各种商用SiC MOSFET器件，对比这两种能力。
图片来源：网络
研究对象如上，6种结构，
（a）是CDT-MOS，传统DT-MOS，即ROHM第三代SiC MOSFET，
双沟槽结构，在栅区、源区均刻槽，且栅槽、源槽深度相同，
（b）是ADT-MOS，先进DT-MOS，即ROHM第四代SiC MOSFET，
仍为双沟槽结构，但源槽深度远大于栅槽，
（c）是ASM-MOS，不对称MOS，Infineon SiC MOSFET结构，
在栅槽一侧及部分底部，形成屏蔽区，通过牺牲一半导电沟道，换取良好屏蔽效果。
（d）是IE-UMOS，由AIST提出，
在沟槽下方、P阱下方均形成屏蔽区，为避免电阻过大，又形成一层N型CSL。
（e）是PL-MOS-1，传统平面MOSFET，不赘述，
（f）是PL-MOS-2，拱形栅平面MOSFET，这是安森美采用的技术路线，
将JFET区上方的栅氧加厚，以降低Crss。
图片来源：网络
6种结构的基本参数如上，
CDT和PL-1的元胞尺寸最大，6μm左右，PL-2次之，4μm，
ADT和ASM较小，分别为2μm、3.2μm。
栅氧厚度，ASM独树一帜，78nm，商业SiC MOSFET器件最厚的栅氧厚度，这是Infineon的独特优势，
如此厚的栅氧，又牺牲一半沟道，ASM的电阻为什么没有剧增？
为弥补电流密度的损失，Infineon将导电沟道做在（11-20）晶面，该晶面是已知迁移率最高的4H-SiC晶面，因此AT-MOS的电流密度并未呈现劣势。
4种沟槽MOS结构的Vth明显大于2种平面MOS结构，这是沟槽MOS的固有优势。
图片来源：网络
UIS测试电路如左图，典型波形如右图，
电感1mH，母线电压340V，VGS为+20V/-4V，
雪崩耐量密度Eava定义为VDS、IDS在雪崩时间tava内的积分，再除以芯片有源区面积。
接下来，进入正题。
图片来源：网络
6种结构的UIS测试结果如上，从（a）到（f），分别与以上6种结构对应，
图片来源：网络
UIS实验后，6种器件的阻抗测试结果如上，这测试主要用于判断不同电极之间是否形成通路，
逐个分析，
（1）CDT&ADT:
先对比两种DT-MOS结构，
CDT未进入雪崩模式就失效，雪崩耐量密度Eava极低，仅有0.02 J/cm2，
从图（a）可看到，CDT是唯一出现不正常VGS波形（Abnormal VGS）的器件,
ADT的Eava显著提升，达4.5 J/cm2，
再看阻抗测试结果，
CDT的RGD远小于RGS和RDS，推测GD之间出现通路，而ADT的三种阻抗大小基本相同。
图片来源：网络
失效芯片如上，左边是CDT，右边是ADT，
CDT未观察到明显物理损伤，ADT表面则出现熔融坑，
推测前者是因内部电场过高而击穿，后者则是雪崩击穿导致的局部过热。
结合较低的RGD、未观察到明显物理损伤，推测CDT的失效机制是沟槽栅底部的高电场导致栅氧提前击穿，未进入雪崩模式就失效。
ADT虽然显著提升UIS能力，但VGS波形亦存在问题，
观察图（b），导通期间VGS低于设定值（图中标注的18V，设定值是20V），关断后VGS波形异常。
图片来源：网络
IGSS测试如上，（a）为ADT，（b）为ASM，
可以看到，导通和雪崩期间，ADT的IGSS明显上升，而ASM无此现象，
由此推测ADT的栅氧在测试期间受损，使其UIS能力弱于ASM（10.3 J/cm2），
图片来源：网络
仿真发现，ADT沟槽底部栅氧电场仅有0.6 MV/cm，表明深源槽、窄元胞设计有效屏蔽了栅氧电场，
那为什么栅氧受损？
因为0.6 MV/cm只是有源区电场分布的结果，未曾考虑过渡区和终端区。
观察测试芯片发现，失效位置集中在栅PAD附近的元胞，
须知，任何几何形状的突变都是电场集中的潜在热点，作者由此推测，AT-MOS的栅氧受损发生在过渡区，
具体来说受两种因素影响：
1、栅极多晶硅材料终止之处，2、与此处最近的深源槽，
这两种因素叠加，形成局部高电场，导致栅氧受损。
当然这只是推测，并未进行FIB验证。
（2）ASM&IE&Planar:
再对比其他四种结构，
ASM、IE-UMOS以及两种平面MOS的UIS能力明显强于两种DT-MOS，Eava均在8.9 J/cm2以上，
四种结构的UIS波形正常，表明在失效前经历了完整的雪崩能量积累过程，
且这四种器件实验后均观察到熔融坑，电流在雪崩期间集中在一个狭窄的通道，产生极高热量，导致硅碳化物熔化，
由此证明，这四种器件为典型的雪崩失效，而非因栅氧击穿而失效。
ASM和IE-UMOS，通过距离栅槽较近的屏蔽区保护栅氧，
两种平面结构则通过较窄的JFET宽度（PL-1为1.3μm，安森美的PL-2为0.9μm），使得P阱可以有效保护栅氧。
图片来源：网络
6种器件性能对比如上，概言之，UIS能力与栅氧保护是否充分密切相关，若不够充分，关断状态栅氧承受过高电场，则会像CDT器件那样，未进入雪崩模式就失效。
两种平面MOS通过缩小JFET宽度实现有效保护，获得优异的UIS能力，然而从上表可见，两种平面MOS的SCWT都很低，不到2μs，这是因为平面MOS的P阱深度不够，短路状态无法有效抑制沟道边缘电位，导致饱和电流增大，电流骤增会导致热量急剧累积，使得器件短路能力不够优异。
4种沟槽MOS的SCWT普遍更高，多数在3μs以上，这是更深P区带来的优势。
图片来源：网络
6种器件的Ron,sp、SCWT以及UIS能力的trade-off如上，
若以Ron,sp＜3mΩ·cm2，SCWT＞2μs，Eava＞8 J/cm2为标准，只有IE-UMOS和ASM满足要求，
ASM在三项指标上展现出最佳的trade-off。
小结：
1、6种商用SiC MOSFET器件，两种DT-MOS的UIS能力明显劣于其他4种器件，
CDT是因为栅氧保护不够充分，ADT是因为过渡区栅极多晶硅终止之处以及与此最近的深源槽两种因素叠加，形成局部高电场，导致栅氧受损。
2、UIS能力与栅氧保护是否充分密切相关，若不够充分，关断状态栅氧承受过高电场，则会未进入雪崩模式就失效。
3、两种平面MOS的SCWT都很低，不到2μs，这是因为平面MOS的P阱深度不够，短路状态无法有效抑制沟道边缘电位，导致饱和电流增大。
4、ASM在Ron,sp、SCWT和UIS能力三项指标上展现出最佳的trade-off。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
