在数据中心直流供电系统向高密度、高频化演进的进程中，碳化硅(SiC)MOSFET凭借其低导通电阻、高频开关特性及高温稳定性，成为替代传统硅基IGBT和MOSFET的核心器件。然而，其高速开关过程中产生的直流电磁干扰(EMI)、体二极管反向恢复电流及开关振铃现象，正成为制约系统可靠性的关键瓶颈。本文从器件物理机制出发，结合工程实践，系统分析SiC MOSFET的直流EMI特征，并提出体二极管反向恢复与开关振铃的协同抑制策略。
SiC MOSFET的直流EMI主要源于其开关过程中的高di/dt(电流变化率)和高dv/dt(电压变化率)。以650V SiC MOSFET在LLC谐振拓扑中的应用为例，其开关频率可达45kHz，远高于硅基IGBT的20kHz上限。高频开关导致：
宽频噪声谱：噪声能量从100kHz延伸至1GHz，覆盖CISPR 32 Class B等标准的关键频段，增加滤波设计难度。
共模噪声突出：高频电流通过寄生电容耦合至地，形成共模干扰，威胁敏感电路(如CPU、存储器)的稳定性。
非线性噪声成分：体二极管反向恢复电流与开关振铃的相互作用，产生非线性谐波，加剧EMI复杂性。
SiC MOSFET的体二极管虽为PN结结构，但因SiC材料的高击穿场强(10倍于硅)，其少数载流子寿命较短，反向恢复时间(trr)较硅基快恢复二极管(FRD)缩短80%以上。然而，在感性负载(如电感、变压器漏感)作用下，反向恢复电流仍可能达到峰值电流的30%-50%，引发：
电压尖峰：反向恢复电流与寄生电感(Lp)作用，产生ΔV=Lp·di/dt的过冲电压，威胁器件安全。
EMI辐射：高频反向恢复电流通过寄生电容(Cj)形成天线效应，辐射噪声能量。
2. 抑制策略：从器件选型到电路设计
器件选型：优先选择低Qrr(反向恢复电荷)的SiC MOSFET，如英飞凌CoolSiC™系列，其Qrr较硅器件降低90%。
RC吸收电路：在二极管两端并联RC吸收网络(C=100pF-1nF，R=10Ω-100Ω)，吸收反向恢复能量，抑制电压尖峰。例如，在48V直流系统中，RC吸收可将电压过冲从3倍输入电压降至1.2倍。
饱和电抗器：串联非晶合金磁环饱和电抗器，利用其高频下高感量特性，限制反向恢复电流上升率(di/dt)，使电流波形软化。实验表明，该方法可降低EMI辐射10dBμV以上。
开关振铃：从寄生参数到阻尼控制，振铃的寄生参数模型
开关振铃由寄生电感(Lp)与寄生电容(Coss)形成LC谐振回路产生。在SiC MOSFET中，高频开关导致：
寄生电感：PCB走线、器件封装引脚电感(典型值10nH-50nH)成为振铃能量源。
寄生电容：MOSFET输出电容(Coss)与二极管结电容(Cj)共同构成谐振电容(典型值100pF-1nF)。
由于功率模块的设计和几何形状为EMI建模提供了可能，设计人员得以在早期阶段便预测和把握系统中的EMI反应。
相邻或共用的电子器件，其导电回路容易受到电磁干扰(EMI)的影响，导致工作过程出现异常。为确保各电气系统在共同环境中能和谐共存，不相互干扰，就必须采取措施最大程度地降低辐射。通常，功率半导体器件如硅(Si)IGBT和碳化硅(SiC)MOSFET在高速开关过程中会产生传导型EMI。这是因为在开关状态转换时，器件两端的电压和流经的电流会迅速发生变化，产生dv/dt和di/dt，进而在开关频率的谐波频率上激发出EMI。
开关频率和边延速率(即器件的状态转换速度)是决定开关过程中产生的EMI的关键因素。通常，最高辐射值会出现在开关频率及其整数倍上。例如，若开关频率为100kHz，那么辐射频谱的峰值将出现在100kHz、200kHz、300kHz等频率上。图1描绘了具有不同上升时间的脉冲波形在不同频率条件下的频谱辐射衰减情况。对于理想化的方形波，其辐射频谱幅度会以每十倍频程20dB的速度递减;而对于理想化的三角形波，其频谱将更快速地衰减，每十倍频程下降40dB。因此，实际电力电子设备所产生的梯形波的频谱衰减将介于这两者之间，具体衰减幅度取决于边延速率。随着器件开关速度的加快，谐波频率上的辐射预计会增加，而跨频衰减速度则会相应减慢。
这一系列权衡要求电力电子设计人员精心平衡开关频率、边延速率和产生的EMI。为了提高系统密度，设计人员可能会选择提升开关频率，从而减少低次谐波的影响。然而，这可能导致辐射向更高频率移动，进而增加辐射量。同时，提高开关频率还会增加开关损耗。为了抵消这些损耗，设计人员可能会尝试提升边延速率(即di/dt和dv/dt)，以减少开关损耗。但遗憾的是，这样做反而会进一步提升系统在高频段的辐射量。因此，在应用场景中提高开关频率并采用高性能宽禁带器件(例如SiC)时，设计人员必须充分考虑EMI的影响。
系统的整体辐射不仅与电力电子设备的开关行为有关，还受到噪声与其他系统耦合方式的影响。我们的目标是控制开关设备产生的频谱含量在系统之内，或使辐射远离关键元件。为此，常采用的方法是在电力电子设备的输入和输出端增加 EMI 滤波器，这些滤波器允许所需频率通过，同时处理或吸收不需要的频率。然而，EMI 滤波器体积较大且成本较高，因此需要缩小其尺寸以优化成本和功率密度。
另一种更有效的方法是在设计初期就考虑耦合问题。通过精心优化系统内的小寄生耦合参数，或平衡布置无源元件以减少寄生耦合周围的辐射，可以在不使用 EMI 滤波器的情况下显著降低辐射。这种方法要求设计人员对元件和系统有深入的了解，但能有效地优化系统并减少辐射，同时充分利用碳化硅在提升效率和功率密度方面的优势。
寄生电容是电力电子系统中普遍存在的一种重要寄生耦合，主要位于半导体和散热器之间。通常，会在两者之间放置一种电绝缘的导热材料，但这实际上形成了一个小平行板电容。高频共模电流可能在此流动，为系统提供了额外的辐射路径。图 2 展示了这一概念。在测试中，被测设备 (EUT) 产生的高频共模噪声会通过绝缘电容流向基板，进而流向散热器和其他系统元件，如线路阻抗稳定网络 (LISN)。这可能导致频谱辐射增加，使 EUT 无法通过辐射规范测试。因此，在设计时必须充分考虑这一 CM 噪声路径，以满足规范要求。
MOSFET内部的寄生参数也是影响EMI的重要因素。这些寄生参数包括栅极到源极电容(CGS)、栅极到漏极电容(CGD)以及漏极到源极电容(CDS)等。在开关过程中，这些电容会与快速变化的电压和电流相互作用，导致电磁干扰的产生。为了降低寄生参数对EMI的影响，可以采取以下措施：
1. 选择具有低寄生参数的MOSFET器件。
2. 通过合理的版图布局和走线设计来减小寄生电容和电感。
3. 在必要时，可以考虑在电路中添加外部补偿电容或电感来抵消寄生参数的影响。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
