文章来源：《基于开关瞬态反馈的SiCMOSFET有源门极驱动技术研究》
摘要：
与传统Si基功率器件相比，第三代半导体器件碳化硅(SiCMOSFET)具有帘禁带、击穿与阻断电压高、导热特性好、开关速度快等优点，在电动汽车、航空航天、新能源等领域拥有传统功率器件无法比拟的巨大优势。然而，随着SiCMOSFET开关速度的增加，器件的开关特性对内部寄生参数和结电容非常敏感，导致在高速开关过程中极易产生严重的电流、电压过冲与高频振荡，同时，加剧电磁干扰CEMI)的影响，增加器件损耗并缩短运行寿命，严重影响了SiC基器件的运行可靠性。
因此，为了提高SiCMOSFET驱动运行的可靠性，降低器件运行时承受的电气应力,本文首先对SiCMOSFET开关特性进行了深入分析,揭示了SiCMOSFET开关过程中产生电流电压过冲及开关振荡的机理，同时建立了栅极电流与电流电压过冲之间的数学关系。然后，以型号为CAS300M12BM2的SiCMOSFET半桥模块为实验对象，基于LTspice仿真平台搭建了器件级仿真模型，研究分析了多个驱动参数对器件开关特性的影响规律，为后续高性能有源驱动电路设计提供理论基础。
针对目前SiCMOSFET门极驱动技术在解决开关有瞬态电流电压过冲问题时存在的驱动电路设计复杂、开关电流电压过冲抑制效果不理想、开关损耗增量较大等问题，提出一种基于开关瞬态反馈的新型有源门极驱动电路。通过对SiCMOSFET开关瞬态的漏极电流变化率、漏-源极电压变换率以及驱动电压的直接检测与反馈，在开关过程的漏极电流和漏源极电压上升阶段主动调节栅极电流ig，达到在不显著增加开关损耗的前提下明显抑制电流电压过冲与振荡的效果。根据提出的有源门极驱动电路工作原理，设计了硬件电路，给出了相应的器件选型，搭建了硬件电路实验平台。
最后，搭建了双脉冲测试实验平台，通过不同栅极电阻、不同母线电压和不同负载电路等多个实验工况的测试，验证了本文所提方法和电路的有效性。传统驱动电路进行了对比分析，结果表明本文设计的有源驱动电路方法能有效减小开关电流电压过冲的同时兼顾开关损耗的增量，并且抑制了开关振荡与电磁干扰，提高了SiCMOSFET变换器的运行可靠性。
第3章SiCMOSFET有源门极驱动电路研究
针对当前SiCMOSFET传统驱动电路和有源门极驱动电路存在的基本驱动电路设计复杂、可靠性低、开关电流电压过冲抑制效果不理想、损耗成本兼顾不均衡等问题，本章首先从SiCMOSFET开关特性出发，提出基于开关瞬态反馈的有源门极驱动电路，通过双重的监测手段在功率器件特定的开关阶段调节栅极电流进而抑制开关过程的电流电压过冲，减小开关电气应力的同时兼顾均衡开关损耗的增量。其次，详细介绍有源门极驱动电路工作的基本原理；最后，从传统基本驱动电路设计入手，优化驱动电路各单元的电路设计，重点给出所提有源门极驱动电路的硬件设计方案、器件选型，搭建双脉冲测试实验平台。
3.1工作原理
基于第二章节对SiCMOSFET开关过程的研究分析，针对SiCMOSFET开关过程中产生的电流过冲和电压过冲问题，本论文提出了一种基于开关瞬态反馈的SiCMOSFET有源门极驱动电路方法。根据前文的分析，SiCMOSFET的开通过程可分为导通延时、漏极电流上升、漏源极电压下降、完全导通4个阶段，关断过程同样可分为关断延迟、漏源极电压上升、漏极电流下降、完全关断4个阶段。而在各个阶段中影响器件发生电流过冲和电压过冲的阶段主要是集中在开通过程的漏极电流上升阶段和关断过程的漏极电流下降阶段，通过对这两个特定阶段的检测并进行对应驱动参数的调节能够有效抑制过冲问题，同时不会对开关过程的其他阶段产生负面影响，实现过冲抑制与开关损耗增量之间的平衡兼顾。
根据2.2.1节对开通电流过冲产生机理的分析可知，在漏极电流上升阶段降低电流上升速率dId/dt可直接降低电流过冲量，而漏极电流上升速率受栅极电流大小的影响，因此在漏极电流上升阶段减小栅极电流能够实现抑制开通电流过冲的问题。同理，对于关断过程的电压过冲问题，降低漏极电流下降阶段时的电流下降速率可有效降低漏源极电压过冲量，而减小此阶段的栅极电流同样能够降低电流下降速率，进而抑制关断电压过冲，图3.1为所提方法的特性波形图。
从图3.1可以看出减小后的栅极电流分别为ig-ig1、-ig+ig2，基于上述过冲抑制的思想，设计了图3.3所示的有源门极驱动电路原理图，其中分为状态检测电路和执行电路，而状态检测电路又可分为开通状态检测电路和关断状态检测电路，执行电路包括栅极电流分流电路和栅极电流注入电路。状态检测电路主要负责检测判断SiC器件开关是否处于需要调控的特定阶段，并将检测信号传送至执行电路。执行电路主要是负责接收检测信号并控制MOS开关管是否接入功率器件栅极端，实现栅极电流ig的调节，而栅极电流调控的大小可由电阻R5、R10调节。
3.1.1电流尖峰抑制机理
通过分流/注入电路控制栅极电流的大小能够有效地抑制开关电流电压过冲的问题，而执行电路中的电阻R5、R10直接影响栅极电流调控的幅度，为此本文将就三者之间的关系进行原理性分析。首先对未采用有源驱动方案的电流尖峰进行分析，在开通过程的电流上升阶段，由于栅极电流ig变化率较小，因此栅极电流ig的变化在栅极和开尔文源极之间的寄生电感上产生的感应压降可以忽略[25]。此时驱动回路的等效电路如图3.4(a)所示，其回路的基尔霍夫电压方程表达式为:
在图3.1中的t2时刻，驱动电压Vgs处于米勒电平，此时栅极端电流ig的表达式为：
将式(3.2)代入式(2.9)，可得到在未采用有源驱动方案情况下的开通电流过冲Irr的表达式为：
在开通阶段采用本文提出的栅极电流分流法，其驱动等效电路如图3.4(b)所示，当检测到SiC器件处于漏极电流上升阶段后，将分流电阻R10并入驱动电路，为了便于分析R10对栅极电流的影响，构建此时驱动电路的戴维南等效电路模型，对应的等效输入电压Veq与输出电阻Req表达式如下：
当驱动电压处于弥勒平台时，Vgs=Vmiller，此时栅极电流ig的表达式为：
将式(3.4)与(3.5)代入式(2.9)，即可得到接入分流电路的情况下，开通电流过冲Irr的表达式：
通过关系曲线可以发现，本文提出的有源驱动方案与传统无源驱动方案相比，调节栅极电流能有效抑制开通电流过冲问题，而分流电阻R10能够有效控制t2A时刻ig(t2A)的大小，从而控制电流过冲Irr抑制的效果，并且电流尖峰抑制效果随着R10增加而减小。
3.1.2电压尖峰抑制机理
关断电压过冲的抑制效果与注入电路中R5的阻值相关，结合图3.1与图3.3析本文提出的电流注入电路对关断过程电压尖峰的抑制关系。根据2.2.2节的分析，器件在t7A时刻电压过冲量Vos处于最大值，此时变化电流在回路总电感Lloop上产生的感应电压叠加在母线电压上，结合式(2.20)的电流变化率表达式可知电压超调量满足以下关系：
因此，通过减小t7A时刻栅极电流ig的大小能够抑制关断时漏源极电压Vds的超调量。构建传统无源驱动电路和有源驱动电路的戴维南等效电路模型，如图3.6所示。
Vgs(t7A)近似为米勒平台电压，在接入栅极电流注入电路前栅极电流表示为：
采用电流注入法，驱动电路如图3.6(b)所示，构建其戴维南等效电路模型，等效输入电压Veq与输出电阻Req表达式如下：
引入有源驱动的电流注入电路后，ig（7A）的表达式：
3.2有源门极驱动电路硬件设计
本文所提出的有源门极驱动电路是以传统驱动电路为基础，增加相应的检测电路和控制电路进行设计，实现驱动参数的动态控制。根据上一节对所提出的有源门极驱动方案开关电流电压抑制机理的分析，该方案的实现主要包括检测与控制两大部分，对应开通过程和关断过程则可细分为4个电路结构，分别为开通状态检测电路、关断状态检测电路、栅极电流分流电路、栅极电流注入电路。本节将就SiCMOSFET的基本驱动电路和所提出的有源门极驱动电路方案的结构设计、器件选型、硬件延时等方面进行详细介绍。
3.2.1SiCMOSFET常规驱动电路
SiCMOSFET基础驱动电路包括供电电源、隔离单元、功率放大、保护单元。在驱动电路设计中，稳定的供电电源是驱动电路内各个芯片模块可靠运行的前提条件，并且拥有足够大耐压等级的电源模块能为驱动电路提供电气隔离。其次，驱动电路的弱点侧控制信号容易受到功率回路侧强电的干扰影响，因此信号隔离是保证控制信号稳定传输的必要手段。此外，控制信号传输过程中需要经过功率放大电路提升栅极电流大小，提高驱动能力。最后，安全可靠的SiCMOSFET驱动电路需要设置保护单元，其中包括过流保护、串扰抑制等。
（1）供电电源
本文所使用的是CREE公司生产的CAS300M12BM2SiCMOSFET半桥模块,根据公司提供的模块数据手册可知该模块推荐的正向驱动电压范围为10V~20V，同时为了防止上下桥臂之间的串扰而产生的误导通问题，通常推荐器件关断时使用-3V~-5V的电压。SiCMOSFET的导通和关断过程中伴随着器件内栅极电容的充电和放电，在驱动其开关时则需要足够大的功率才能满足该过程在栅极电阻、电容充放、驱动芯片上损耗的能量，保证功率器件的正常开关动作，根据式(3.11)可以计算出驱动SiCMOSFET的功率：
其中，Qg为器件内部总栅极电荷，fsw为运行开关频率。根据datasheet给出的参考数据值为1025nC，因此在开关频率为30kHz的情况下可以计算出所需要的驱动功率为0.769W，由于电路中存起其他寄生参数的能量损耗问题，在充分考虑裕量的情况下，选择至少2W以上的电源模块作为驱动电源。
此外，本文使用的是1200V的SiCMOSFET半桥模块，隔离电压要求在功率模块自身承受电压等级的两倍以上，即2400V以上的隔离电压。基于上述分析，本文选用了由金升阳(MORNSUN)公司生产的QA01C作为驱动SiCMOSFET的电源模块。其输出电压为+20/-4V，输出功率为2W，隔离电压为3500VAC/6000VDC，正常工作温度范围为-40~105℃。
（2）信号传输
当PWM信号从控制器发生出来后，经驱动电路传输至功率器件的栅极端而控制器件的开关状态。为了防止高压侧对驱动信号产生干扰，保证信号传输的完整性，在驱动电路传输过程中需要对其进行相应的电气隔离处理，通常隔离可分为光耦、电容、电磁、SOI隔离等方式，各个隔离方式存在的优缺点以及可应用场合各不相同。根据各个隔离自身的特点选取了市面上几款较为常见隔离，如表3.1所示。其中包括博通公司的光耦式隔离、英飞凌公司的电磁式隔离、罗姆公司的电磁式隔离、德州仪器公司的电容隔离进行比较。本文最终选用了德州仪器公司的ISO5451-Q1电容型隔离芯片，其可以输出2.5A的峰值电流，并且拥有较高的抗电磁干扰能、传输延迟较低、脉宽失真较小、隔离电压等级高等优点。
一般通过隔离芯片输出的控制信号无法充分地满足驱动SiCMOSFET所需要的栅极电流能力，本文使用的ISO5451-Q1芯片输出峰值电流只有2.5A，而驱动CAS300M12BM2开关时所需的峰值电流根据式(3.12)和式(3.13)可计算出为7.14A开通栅极电流和4.86A关断栅极电流。
在实际设计中，通常会在隔离芯片后端增设MOSFET推挽电路以拉升栅极电流的能力。MOSFET推挽电路结构由一个PMOS和一个NMOS互补组成，上路的PMOS连接正向电压，下路的NMOS连接负向电压，两者对称且每次只有一个MOS管导通。运用MOSFET推挽电路作为栅极电流拉升装置可以实现快速、大电流、低功耗的优点。本文选用了艾赛斯(IXYS)公司研发生产的栅极驱动器IXDN614为MOSFET推挽电路结构(图3.8)，其最高可提供14A的峰值电流，工作电压范围在4.5V~35V，并且可在温度范围-40℃~+125℃内正常工作。
（3）保护电路
SiCMOSFET发生故障时承受的时间相对于传统SiMOSFET/IGBT承受的时间更短，且故障对电路和功率器件冲击的能力更强，极其容易造成功率器件损坏，因此SiCMOSFET需要反应速度更快、检测延时更短、监测精度更高的保护电路保障器件正常工作且不被损坏。
过电流故障可以分为短路过电流故障和过载过电流故障，其中后者的故障电流值相对短路故障电流值更小，通常只有额定值1.1~1.5倍，在短时间内功率器件可正常运行，对响应速度要求相对较低。短路过流故障一般可分为硬开关短路和负载短路两种类型，两种短路类型的短路电流值最高可达额定电流的6~10倍，并且发生时间非常短，SiCMOSFET可承受短路时间不超过5μs。硬开关短路是由器件上下桥臂直通所造成，此时短路回路的电感量较小(<100nH)，产生短路电流速度非常快，并短时间内在芯片上产生巨大热量造成结温飙升并损坏器件。负载短路是由负载端发生相间短路或负载对地短路的一种类型，该短路类型由于回路间电感量相对硬开关短路的更大(μH级)，因此电流增升速度比硬开关短路相对较慢，但同样会造成器件结温飙升并损坏器件，属于严重的短路故障。
SiCMOSFET常见的过流检测有三种，其中包括退饱和检测、采用电阻检测、电流传感器检测。本文选用较为常见且有效的退饱和检测做为短路保护电路，其主要原理是SiCMOSFET发生短路故障时会快速退出饱和区，此时利用高压快恢复二极管对SiCMOSFET的漏源极电压进行监测，将监测电压和设置的阈值保护电压比较，进而判断是否发生短路故障。本文利用信号隔离芯片ISO5451-Q1的DESAT保护功能，在芯片的DESAT端口通过一个限流电阻Rblk、一个高压快恢复二极管Ddst和一个电容Cblk实现短路保护，如图3.9所示。芯片内设置了一个9V的阈值比较电压，当发生短路故障时，功率器件退出饱和区，Vds增加并给电容Cblk充电，此时等电位的DESAT端电压超过预设的9V电压，芯片判断为短路故障并输出低电位的PWM信号关断功率器件。
3.2.2开通状态检测与控制电路
开通状态检测与控制电路可分为开通状态检测电路和栅极电流分流控制电路两部分。其中，开通状态检测电路主要是负责检测判断SiCMOSFET开通过程是否处于漏极电流Id上升阶段，而栅极电流分流控制电路负责接收检测信号并实现栅极电路的分流控制。
（1）开通状态检测电路
如图3.3中的(1)所示，开通状态检测电路由一个肖特基二极管、四个电阻、三个比较器以及两个逻辑与门构成，其中肖特基二极管D1、分压电阻R8R9和比较器OP3形成了电流上升速率dId/dt检测电路，设置二极管D1用于排除关断过程中因电流下降而产生的干扰信号，比较器的阈值电压Vr3的取值可由式(3.14)计算得到：
整个漏极电流上升阶段持续的时间非常短(<100ns)，若要防止错过最佳的控制时间，开通状态检测电路采用的逻辑与门和比较器的响应时间总和需要远小于电流上升的时间。通过对市面上现有的器件进行对比，最终选用型号为TLV3501AI的单路电压比较器(OP3)、型号为TLV3502AI的双路电压比较器(OP1+OP2)、型号为SNL17SZ08DFT2G的逻辑与门(AND1、AND3)，对应响应延时分别为4.5ns~12ns、4.5ns~12ns、2.4ns~7ns，表3.2和表3.3给出了所选器件的硬件响应延时情况。
（2）栅极电流分流控制电路
栅极电流分流电路是一个信号执行电路，主要是接收开通状态检测电路AND1输出的判断信号，进而控制是否在驱动回路上接入旁路电路，实现部分栅极电流分流。该电路结构如图3.3的(2)所示，其中包括一个BJT射极跟随电路(NPN和PNP组成)、一个Nmos开关管、一个单向二极管，一个电流分流调节电阻R10。BJT射极跟随电路作用在于放大开通状态检测电路输出的信号，提升其驱动能力以控制MOS1管的开关，MOS2管的S极经过电阻接地，D极接入器件栅极端，二极管的作用是防止控制电路回流。与开通状态检测电路一样，分流电路所选用器件的响应延时不能过长，整个控制过程中需要满足tid-on>kxtdealy1，其中tid-on为开通的漏极电流上升时间，tdealy1为检测电路器件自身延时的总和，且k>1。经过对市面上多种器件的综合对比，最终选择型号为2N2222A的NPN管、2N2907A的PNP管，BSR302N的Nmos开关管，根据器件数据手册给出的硬件延时分别为5.5ns~10ns、5.5ns~10ns、21.5ns~28.4ns。
为了进一步测试所选用器件的响应延时，本文在实验研究过程中对开关过程检测电路的硬件延迟进行了测试，测试电路如图3.10所示。输入信号A1给定一个大于Vr3的信号使得OP3持续输出高电平，A2为PWM模拟的输入信号，电压值处于Vr1
由图3.11可以看出，测试信号A1、A2从输入端经过比较器，再通过逻辑与门进行判断处理，输出的判断经过BJT射极跟随电路提升驱动能力控制MOS管导通，最终在Aout输出端测得的信号与PWM输入信号的延迟为40ns，而本文所使用的CAS300M12BM2半桥模块在Rg=5Ω时开通电流上升持续时间为168ns，关断电压上升持续时间为105ns，因此所选的器件响应速度符合应用的要求。
3.2.3关断状态检测与控制电路
关断状态检测与控制电路可分为关断状态检测电路和栅极电流注入控制电路两部分。其中，关断状态检测电路主要是负责检测判断SiCMOSFET关断过程是否处于漏源极电压Vds上升阶段，而栅极电流注入控制电路负责接收检测信号并实现栅极电路的注入控制。
（1）关断状态检测电路
与开通状态检测电路类似，为了避免波形震荡对信号检测造成无判断，关断状态检测电路由两部分检测信号同时判定关断状态所处阶段，分别是漏源极电压上升速率dVds/dt检测电路和驱动电压Vgs-off检测电路。其中漏源极电压上升速率dVds/dt检测电路是利用RC微分电路将漏源极电压上升速率转化为恒定的电压信号Vref，转换关系为Vref=R11C1xdVds\dt，将转换后的电压信号与比较器设定的阈值电压Vr6进行比较，若超过阈值电压则判断此时器件处于漏源极电压上升阶段；驱动电压Vgs-off检测电路是根据器件关断时驱动电压是否处于低电平作为判断的依据，将驱动电压与预先设定的比较器阈值电压Vr4、Vr5进行比较，当驱动电压处于[Vr4,Vr5]时即判断为器件处于关断状态。
关断状态检测电路结构如图3.3中的(3)所示，由一个肖特基二极管、五个电阻、三个比较器和两个逻辑与门构成，其中肖特基二极管D2、分压电阻R3R4、微分电路R11C1以及比较器OP6形成了漏源极电压上升速率dId/dt检测电路，设置二极管D2用于排除开通过程中因电压下降而产生的干扰信号，比较器的阈值电压Vr6的取值可由式(3.17)计算得到：
另一方面，由分压电阻R1、R2，比较器OP4、OP5以及逻辑与门AND2构成了驱动电压Vgs-off检测电路，用于排除器件关断后电压Vds振荡阶段和开通时电压下降阶段所产生的dv/dt干扰。通过检测Vgs-off是否处于[Vr4,Vr5]区间，配合漏源极电压上升速率dVds/dt检测电路所产生的逻辑输出信号，可以精确地判断出开通过程的电压上升阶段，其中比较电压Vr4和Vr5的取值分别可由式(3.18)与式(3.19)计算得到：
结合硬件电路对响应时间的要求，通过对市面上现有的器件进行综合对比，最终选用型号为TLV3501AI的单路电压比较器(OP6)、型号为TLV3502AI的双路电压比较器(OP4+OP5)、型号为SNL17SZ08DFT2G的逻辑与门(AND2、AND4)，对应响应延时分别为4.5ns~12ns、4.5ns~12ns、2.4ns~7ns。
（2）栅极电流注入控制电路
在2.2.2节中分析到，关断过程的漏源极电压发生的阶段在漏极电流下降的时候，其产生原因是快速下降的电流Id在功率回路的寄生电感上产生的感应电压与母线电压叠加在一起共同作用在SiCMOSFET的漏源极，使得器件发生了电压超调现象。在硬件电路理想条件下，本文设计的AGD方案应该是在检测到相应阶段反馈信号后，能够立即控制相应电路注入额外的栅极电流，也就是辅助电路的检测和控制阶段都应该在漏极电流下降阶段(t7~t8)完成，但实际上由于检测电路存在一定时间的硬件响应延时，在检测电路响应后再到控制信号输出容易造成后续控制电路错过最佳的调节时间，如图3.13所示。
因此，在电路设计时基于电压尖峰抑制的原理对检测电路做了相应的调整，充分考虑实际电路硬件延迟对控制效果的影响，最终选择了通过检测漏源极电压变化率信号实现SiCMOSFET器件关断状态的检测。具体实现是在电压上升阶段就提前发出减小栅极电流的控制信号，经过电路自身硬件延迟(图3.14中tdelay1)后作用于电压上升阶段的末尾和电流下降阶段，其作用效果仍然是向栅极注入反向栅极电流，减小关断过程栅极电容的放电电流ig，从而减缓了电流下降阶段(t7-t8)的漏极电流变化率dId/dt，抑制电压过冲。
3.2.4电路工作逻辑
（1）开通过程控制
SiCMOSFET开通时驱动电压Vgs、漏极电流Id、漏源极电压Vds、栅极电流ig以及考虑器件延时的情况下各个检测电路的信号波形如图3.15所示。有源门极驱动电路开通过程的控制可分为四个阶段，结合图3.3对有源驱动电路每个阶段的详细工作情况描述如下。
1、阶段1[t0~t1]：外加驱动信号由负向电压VEE跳变成正向电压VCC，驱动电压Vgs逐渐上升，此阶段Vgs没有达到Vgs-on检测电路设定的最低值Vr2，逻辑与门AND3输入端均为低电平，输出端也为低电平。由于驱动电压Vgs小于阈值电压Vth，器件两端的电流和电压没有发生变化，因此dId/dt检测电路和dVds/dt检测电路均没有感应信号输出。逻辑与门AND1输入端均为低电平，输出端也为低电平。
2、阶段2[t1~t2A]：此时驱动电压满足Vr1>Vgs>Vr2，Vgs-on检测电路AND3输出高电平。同时，快速上升的漏极电流在寄生电感LsS上产生感应电压，当感应电压经过分压后满足VsS>Vr3，OP3输出高电平，逻辑与门AND1接收两路高电平信号后输出高电平，经推挽放大电路提升功率后控制MOS1管导通，经过约60ns的延时后，在Ids上升的后半段分流电路被导通，栅极电流ig经过电阻R10流向地端，栅极电流减小为ig-ig1，漏极电流的变化率也随之减小，相应的开通电流过冲量减小。而此阶段的电流注入电路处于低电平状态，不产生动作。
3、阶段3[t2A~t3]：漏极电流Id上升阶段结束后，会出现几个周期的振荡，导致dId/dt检测电路OP3再次产生高电平信号，但是由于此阶段Vgs>Vmiller，因此AND3输出低电平，此时逻辑与门AND1输入一端为高一端为低，因此输出端输出为低电平，MOS1管及时关断，电流分流电路被阻断，栅极电流恢复至ig。
4、阶段4[t3~t4]：电流变化率为零，dId/dt检测电路的感应信号为低电平，逻辑与门AND1输入端均为低电平，输出端也为低电平，控制电路不动作，MOS1管不导通，此时工作状态与上一阶段相同。
（2）关断过程控制
SiCMOSFET关断时驱动电压Vgs、漏极电流Id、漏源极电压Vds、栅极电流ig以及考虑器件延时的情况下各个检测电路的信号波形如图3.16所示。与开通过程相同，关断过程的控制也分为四个阶段，结合图3.3对有源驱动电路每个阶段的详细工作情况描述如下。
1、阶段5[t5~t6]：外加驱动信号由正向电压VCC变为负向电压VEE，驱动电压Vgs开始下降，此阶段Vgs还没降到Vgs-off检测电路设定的最大值Vr4，逻辑与门AND2输入端均为低电平，输出端也为低电平。此时SiC器件处于关断延迟阶段，dId/dt检测电路和dVds/dt检测电路均没有感应信号输出，逻辑与门AND1输入端均为低电平，输出端也为低电平，控制电路不发生动作。
2、阶段6[t6~t7]：考虑到检测电路与控制电路的硬件延迟（实验测试延迟为40ns左右），为了避免错过最佳的栅极电流调控时机，在漏源极电压Vds上升的后半段开通电流注入电路，漏极电流下降的前半段关断注入电路。此时有驱动电压满足Vr4>Vgs>Vr5，Vgs-off检测电路AND2输出高电平。dVds/dt检测电路产生感应信号，经电阻分压后大于阈值电压Vr6，比较器OP6输出高电平，逻辑与门AND4接收两路高电平信号输出的高电平，经推挽放大电路后控制MOS2导通，电流注入电路被导通，向栅极端注入正向电流，此时栅极电流为-ig+ig2，对应的关断电压过冲量得到减小。
3、阶段7[t7~t8]：当漏源极电压Vds上升结束后，Vds经过几个周期的振荡后趋于稳定，dVds/dt检测电路在振荡过程中会再次输出高电平信号，而Vgs经分压后小于Vr5，此时逻辑与门AND4输入一端为高一端为低，因此输出端输出为低电平，MOS2管被及时关断，电流注入电路被阻断，栅极电流恢复至ig。
4、阶段8[t8~t9]：漏源极电压Vds和漏极电流ig振荡趋于稳定值，各检测电路输出均为低电平，控制电路不发生动作，此时工作状态与上一阶段相同。至此，整个有源门极驱动电路的工作基本结束。
3.3本章小结
本章首先指出了现有的SiCMOSFET有源驱动门极电路存在开关过冲抑制与开关损耗增量无法兼顾均衡的缺点，并在此基础上结合第二章对开关过冲产生原因的分析提出一种基于开关瞬态反馈的有源门极驱动电路设计方案，通过在开关过程的特定阶段采用特定的检测电路获取开关信息，并有针对性的调控特定阶段的栅极电流，进而实现抑制开关电流电压过冲的问题；其次，深入分析了有源门极驱动电路内部参数调控与电流电压抑制效果之间的函数关系，并搭建传统驱动电路与有源驱动电路的戴维南等效电路模型；最后，根据提出的有源门极驱动原理图确定各部分电路的器件选型方案，分析所选器件的工作性能以及自身硬件延时情况，最后敲定硬件电路的设计方案。
如果您有样品申请或者技术支持等需求
我们将为您提供高效、贴心的解决方案！
欢迎电话咨询：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
