摘要:
碳化硅金属氧化物半导体场效应管，以其低开关损耗、高工作频率、高开关速度等优点越来越广泛地应用于各类电力电子变换器。然而，电路中寄生电感的存在、过高的开关频率和速度，会使得SiCMOSFET在关断瞬态产生漏极电压尖峰和振荡，严重情况下可造成雪崩击穿：并且加剧栅极电压的串扰(crosstalk)现象。上述问题不仅对半导体器件的安全运行构成威胁，而且会恶化电力电子变换器的高频电磁干扰问题。为此，文中首先分析SiCMOSFET关断过程瞬态电压尖峰和振荡以及串扰的形成机理，并在此基础上提出一种基于dwdt检测的提升SiCMOSFET关断性能和栅极电压稳定性的有源驱动电路。该驱动电路通过检测关断过程中漏极电压上升的斜率，在漏极电流下降阶段抬升栅极电压，从而抑制漏极电压尖峰和振荡：在串扰发生阶段构造低阻抗回路来有效抑制栅极的串扰尖峰。实验结果表明，所提有源驱动电路不仅能够有效抑制SiCMOSFET关断过程漏极电压的尖峰和高频振荡，而且能够有效抑制栅极串扰的正负向电压尖峰。因此，所提出的有源驱动电路可以有效抑制电力电子变换器的高频电磁干扰，提升其电磁兼容性能。
引言
随着电力电子技术的高速发展，电力电子设备要求工作在高频、高效、高功率密度的场合。碳化硅(siliconcarbide，SiC)材料在临界击穿场强、禁带宽度、热导率等方面的性能是传统硅材料的数倍，这使得SiC器件更适用于高压、高温、高频、高效的工作场合。目前，SiC器件正被广泛应用于电动汽车、光伏发电和风力发电等相关领域。在桥式电路应用中，SiC金属氧化物半导体场效应管(metaloxidesemiconductorfieldeffecttransistor,MOSFET)在高频开关过程中过高的dv/dt和di/dt不仅会因寄生参数产生漏极电压电流尖峰和振荡，而且会加剧栅极串扰现象，造成器件失效，加剧共模和差模EMI干扰。
如图1所示，SiCMOSFET在桥式电路应用中关断过程产生的漏极电压尖峰和振荡导致的雪崩击穿失效及栅极串扰导致的失效是主要失效模式，并且会产生额外的损耗；开通过程由SiCMOSFET反并联二极管反向恢复电流引起的漏极电流尖峰振荡由于器件能够耐受的瞬态电流较大，通常不会造成器件失效，主要会造成开关损耗增加。在针对电力电子设备的高频电磁干扰(electromagneticinterference，EMI)干扰中，由dv/dt造成的共模EMI电压是噪声电压的主要成分，由di/dt造成的差模EMI通常满足标准]。因此抑制漏极电压尖峰振荡和栅极串扰是降低电力电子变换器高频EMI，提升其可靠性的重要手段。
国内外学者针对SiCMOSFET出现的漏极电压尖峰振荡和栅极串扰问题提出了多种抑制方法，可以大致归纳为无源类抑制方法和有源类抑制方法。无源类抑制方法主要包括优化PCB布局、增大栅极阻抗、栅极驱动采用负向关断电压和增加RCD吸收电路等。但是上述方法的抑制效果有限或者会影响开关速度，增加体积和损耗，降低变换器效率。近年来，越来越多的学者将关注点集中在驱动回路，研究了多种有源抑制技术。针对漏极电压尖峰振荡问题，有源驱动技术通过检测SiC器件在开关过程的动态参数，调节驱动参数，优化开关过程，减小漏极电压尖峰和振荡时间。根据检测动态参数不同，主要可分为以下3类：栅极电压检测、漏极电流和漏极电流变化率di/dt检测、漏极电压dv/dt检测。通过检测栅极电压，判断开关过程的各个阶段，灵活地控制驱动阻值，实现电压尖峰和振荡的抑制。然而，不同的SiCMOSFET，所检测的栅极电压不同，因此不具有通用性。通过在器件源极串入0.52电阻检测漏极电流，判断产生电压尖峰的阶段，从而调节驱动电阻和减少驱动电流。但是电流较大的工况电阻产生的损耗很大，实用性不强。di/dt检测是利用共源电感Ls感应出电压进行检测，但是检测di/dt来改善关断电压尖峰在实际工程应用中存在诸多困难，Ls在器件生产出厂就已经确定，无法进行设计，目前提取共源电感方法只能得到一个估计值，无法精确提取，并且检测电路存在延时很难实现快速反馈。目前，学术界采用dv/dt检测抑制电压尖峰主要是针对IGBT进行应用，这是因为IGBT的开关时间通常在几百纳秒，有足够的时间对dv/dt检测反馈信号进行处理，使驱动电路在产生电压尖峰前动作。针对串扰问题，有源米勒钳位技术(activemillerclamp，AMC)可以用于解决SiCMOSFET串扰问题，但是容易受到器件共源电感、检测回路杂散电感的干扰，使得AMC失效。文献提出一种栅极阻抗调节技术(gateimpedanceregulation，GIR），由一个开关管和三个电容组成的辅助电路，通过逻辑信号控制辅助电路，构成多电平有源驱动(multi-levelactivegatedriver，multi-levelAGD)，通过改变栅极电压和栅极阻抗达到抑制串扰的功能。然而上述方法均需要引入额外的控制信号，增加控制的复杂性。
综上所述，现有有源驱动方案只具有抑制漏极电压尖峰振荡或者栅极串扰功能，并且检测电路延时较长，难以实现快速反馈，且驱动电路控制复杂。本文以桥式电路为基础，在详细分析SiCMOSFET关断过程漏极电压尖峰和振荡以及栅极串扰形成机理的基础上，提出一种应用于桥式电路中提升SiCMOSFET关断性能和栅极电压稳定性的有源驱动电路，通过检测关断过程中漏极电压dv/dt的突变，并合理设计电路的固有延时时间和电路参数，使得有源驱动电路在产生电压尖峰前发生作用，从而实现对关断电压尖峰的有效抑制；并在串扰发生阶段提供一个低阻抗回路，以达到抑制栅极串扰电压尖峰的效果。对有源驱动电路的参数进行详细的设计，最后，搭建双脉冲实验平台，验证该方法的正确性和可行性。
1、桥式电路中SiCMOSFET关断特性与串扰机理分析
在桥式电路中，含有两个串联互补导通的开关器件，开关管在高速开关动作时存在串扰问题。本文中将产生干扰的开关管命名为主动管，将被干扰的开关管命名为被动管。为了更好地分析SiCMOSFET关断过程漏极电压尖峰、振荡以及栅极串扰的形成机理，采用图2所示考虑主要寄生参数的双脉冲测试电路。图中：H为上管对应的标号，L为下管对应的标号：Vpc为直流母线电压：I为负载电流；V为驱动电压；Rg为外部驱动电阻；Rgin为栅极内部电阻：Cgs、Cgd和Cds分别为栅源电容、栅漏电容和漏源电容：Ld、L.分别为漏极和源极寄生电感。为了方便分析，定义输入电容Ciss=Cgs+Cgd，输出电容Coss=Cds+Cgd，等效栅极电阻Reg=Rg+Rgin。
1.1SiCMOSFET关断特性分析
在本文中，将图2中的下管Q定义为主动管，上管Q定义为被动管，由于桥臂电路两端电压始终等于母线电压Vpc，被动管Q的漏极电压将跟随主动管变化，不是一个完整的开关过程，因此本文将分析主动管QL的关断暂态过程，进而分析电压过冲和振荡的原理。
图3为SiCMOSFET关断暂态过程示意图，其中：VMillsr为米勒平台电压；Vh为阈值电压：Vcc为驱动输出的正向电压：VEE为驱动输出的负向电压Vos为关断电压VdsL超出直流母线电压VDc的电压；VgsL、Vas和ia_L分别为主动管QL的栅极电压、漏极电压和漏极电流。中断过程可分为以下4个阶段：关断延时阶段(t0—t1)，电压上升阶段(t1—t3)，电流下降阶段(t3—t4)，关断结束阶段(t4—t5)。
在关断结束阶段(t4—t5)，漏极电压尖峰因功率回路阻尼形成衰减振荡，如图3所示。
由图3和式(5)可知，SiCMOSFET关断过程中形成电压尖峰和振荡的原因是在漏极电流id_L下降阶段过快的did_L/dt在寄生电感上会形成较大的压降，叠加到SiCMOSFET漏源极两端产生电压尖峰，进而产生衰减振荡。对于二个电路印刷板本身，线路的寄生电感是固定的，因此减小电压尖峰可以通过减小|did_L/dt|变化率来实现。从式(2)和(5)可知，Vos可以表示为栅极电压Vgs_L的函数。因此，本论文提出一种通过dv/dt检测来间接实现改善关断电压尖峰的有源驱动电路，利用SiCMOSFET栅漏寄生电容Cgd的非线性引起的dv/dt突变，准确地检测t2时刻，通过合理的设计电路相关参数使图3中(t2一t3)阶段与电路固有延时相匹配，并在t3时刻之前对Vgs_L进行调整，从而通过对did_L/dt的改变实现对didL/dt的调整，最终实现关断电压尖峰的抑制。
1.2SiCMOSFET串扰机理分析
由上文可知，图2中的下管QL为主动管，处于正常开通和关断状态，上管QH定义为被动管，始终处于关断状态，用于观察串扰现象并进行分析。为了更好地分析串扰机理，忽略源极寄生电感Ls_H的影响，主动管QL开关过程中，被动管QH的等效电路如图4所示。被动管QH的漏极电压Vds_H变化经过米勒电容Cgd_H耦合，产生的米勒电流流过栅极回路，引发栅极产生正负向尖峰和寄生振荡。
如图5所示，为图2双脉冲测试电路中被动管QH栅极电压Vgs_H对应的正负向串扰形成示意图。通常串扰电压用Vgs_H表示，因为Vgs_H是导致开关误触发的直接原因。根据可知，串扰电压Vgs_H(t)最大值表达式如式(6)所示：
由式(6)可知，如果正向串扰电压最大值达到图5中所示SiCMOSFET的阈值电压Vth，就可能造成器件误导通，引起桥臂直通，损坏器件。式中Cgd_H、Ciss_H和VDC通常是由所选器件以及工作条件所决定的，因此影响串扰电压最大值的因素主要为驱动回路中的等效栅极电阻Req_H和漏极电压变化率dvds_H/dt，在实际中减小漏极电压变化率可以减小串扰电压峰值，但是这样会减小开关速度，增加开关损耗。为此，本文将通过在正负向串扰发生的阶段，减小等效栅极电阻Req_H，达到抑制串扰的效果。
2、基于dv/dt检测的有源驱动电路设计
基于上述分析，本文设计一种有源驱动电路，其可以应用于桥式电路中，达到抑制漏极电压尖峰振荡以及栅极串扰的作用。本小节针对有源驱动电路结构和原理进行详细介绍，同时也考虑了负载电流变化对驱动电路参数设计的影响。
2.1、有源驱动电路结构和原理
本文设计的有源驱动电路主要包括4部分，分别是驱动推挽电路、dv/dt检测电路、栅压抬升电路以及栅压钳位电路，如图6所示，栅压抬升电路和栅压钳位电路各自独立，可以单独使用，下面将对各部分进行详细说明：
1）驱动推挽电路：用于产生驱动电压(Vcc和VEE)，本文采用型号为1EDI60H12AH的商用驱动器。
2）dv/dt检测电路：电压信号Vf由高压陶瓷电容Cf和电阻Rf对漏极电压变化率进行检测得到。电压信号Vf可以近似计算为
dv/dt检测电路的延时为电容Cf的充电时间，选取电容Cf=10pF，电阻Rf=6.82，对应的时间常数τ=RfCf=0.068ns，其延时可以忽略不计。
3）栅压抬升电路：用于抑制漏极电压尖峰和振荡，包含电阻R1一R6，电压比较器COM1、高速运算放大器Amp和小功率N沟道MOSFETQN1。表1为电路主要器件选型及器件本身延时。栅压抬升电路固定延时ttotal≈4.5ns+4ns+9.6ns=19.1ns。
栅压抬升电路工作原理图如图7所示。由第1节中漏极电压尖峰和振荡的原理可知，考虑关断损耗之间的平衡，关断延时阶段和电压上升阶段(t0—t3)应保持正常的栅极电压：通过dv/dt检测电路检测t2时刻的对应的dvds_L/dt变化率，检测的电压信号Vf通过与给定的控制阈值电压VREF1进行比较，产生脉冲，高速运算放大器Amp通过对脉冲幅值进一步放大，使得后级小功率N沟道MOSFETQN1导通，从而向栅极注入电流ifb，改变栅极变化率dvgs_L_/dt，实现栅极电压抬升。其中Ig_off为驱动推挽电路提供的稳定驱动电流，其大小由外部驱动电源决定。由基尔霍夫定律可知，在图7中的t3—t4阶段，式(8)(10)成立：
4）栅压钳位电路：用于抑制栅极串扰，包含电阻R7一R9，电压比较器COM2和小功率N沟道MOSFETQN2。其主要器件选型及器件本身延时如表1所示。COM2的供电方式存在一定的局限性，其采用正供电端接地，负供电端接驱动电压VEE的供电方式，仅适用于驱动负压能够工作在COM2负向供电电压范围的SiCMOSFET。栅压钳位电路的工作原理图如图9所示。
根据抑制栅极串扰的方法，在发生正向串扰时，可以通过dv/dt检测电路检测漏源电压vds_H的上升阶段，检测的电压信号V通过与给定的控制电压阈值VREF2进行比较，产生脉冲，控制QN2导通，构造一个低阻抗回路，米勒电流更多地流向阻抗较低的沟道，正向串扰峰值减小。VREF2取决于SiCMOSFET的工作条件。例如，当受干扰后的SiCMOSFET栅极电压远低于其阈值电压时，此时不会误触发，那么VREF2可以设置较大，电压钳位电路在开关瞬态过程不工作。在发生负向串扰时，此时图6中SiCMOSFET的栅极电位Va低于驱动负向偏置电压VEE，QN2的反并联二极管导通，米勒电流更多地流向阻抗较低的反并联二极管，负向串扰峰值降低。
近似认为QN2的跨导增益是非时变的常数gm且反并联二极管的反向跨导增益（定义为寄生体二极管的输出特性曲线斜率)也采用gm表示。则1节中串扰电压Vgs_H(t)最大值可表达成如式(13)所示，上述情况下串扰分析等效电路图如图10所示。
本文在进行上述驱动电路设计时充分考虑阻容精度、温漂和运放增益带宽等因素的影响，保证其在精度和带宽方面满足要求。选取的采样电阻Rf和检测电容Cf在考虑精度和温度系数情况下范围分别为6.732~6.868Ω和9.97~10.03pF，其影响可以忽略不计。选取的比较器TLV3501最大翻转频率为80MHz。选取的运放单位增益带宽为300MHz，在本文所使用的增益+4.13V/V情况下，对应的带宽为72.64MHz。由上文分析可知，检测电路固有延时为19.1ns，以此作为有源驱动电路能够起作用的最短t2一t3阶段时间，其对应的频率约为52.5MHz，小于比较器翻转频率和运放带宽。综上，dv/dt检测电路精度以及栅压抬升和栅压钳位中的运放和比较器精度和带宽都是满足要求的。
2.2、负载电流变化对驱动电路参数设计的影响
通过化简，可得：
为了减小共源电感影响，本文选用目前应用广泛的开尔文封装的1200V/56ASiCMOSFET进行测试，型号为InfineonIMZ120R030M1H。测试工况VDC=600V。表2为对应的SiC器件相关参数。
因此，针对本文选定的SiCMOSFET器件型号，当驱动电阻满足Rg_Min≥4.8Ω的情况，VREF1根据一个较小的负载电流IL1对应的k进行设置，即可保证IL在0~56A变化时，栅压升电路均能正常工作。综上，本论文选取的VREF1和VREF2值如表3所示。
3、实验验证与分析
为验证所提出有源驱动电路的有效性，根据图2所示SiCMOSFET双脉冲测试电路搭建了如图12所示的硬件实验平台。表4为双脉冲实验平台与有源驱动电路实验参数。
由第1节可知，在图2所示的桥式电路中，主动管QL为正常的开通关断，而被动管QH的漏极电压被动变化，不是一个完整的开关过程，因此提出的有源驱动电路中栅压抬升电路部分将无法应用。因此，本文将提出的有源驱动电路中栅压抬升电路应用于主动管QL，将栅压钳位电路应用于被动管QH，分别对比负载电流IL=25A，3种不同驱动电阻(根据上述分析和工程应用经验分别选取Rg=5、10和20Ω)下传统有源驱动、被动管QH加栅压钳位电路的有源驱动以及主动管QL加栅压抬升电路、被动管QH加栅压钳位电路3种工况下的实验波形。最后针对关断电压尖峰和振荡时间，开通和关断dv/dt，正负向串扰峰值以及开关损耗进行了详细分析，3种条件下的双脉冲测试电路如图13所示，实验工况具体如表5所示。
表5中实验条件Ⅲ的具体工作状态是通过检测漏极dv/dt使栅压钳位电路和栅压抬升电路实时动作并分别作用于被动管QH和主动管QL。若将两个附加电路加在同一开关管，在检测上升沿dv/dt信号后，两者对同一开关管的栅极电流注入和抽取驱动电流作用相互耦合，从而失去其良好的关断性能。因此，栅压钳位电路和栅压抬升电路是应用于不同开关管的桥式电路。
3种实验工况下不同驱动电阻的实验波形如图14一16所示。为了更好地进行对比分析，实验波形中分别给出了开通和关断过程中主动管Vds_L、Vgs_L、id_L以及被动管Vgs_H的波形。
表6汇总了以上不同实验条件下关断过程和串扰过程的实验结果，可用于提出的有源驱动对SiCMOSFET关断性能和栅极电压稳定性的优化程度进行分析。
从实验结果可知，与实验条件1相比，实验条件Ⅱ能够很好地抑制正负向串扰尖峰，而对关断电压尖峰和振荡时间影响不大，其中正向串扰尖峰值平均下降42.58%，负向串扰尖峰值平均下降65.85%，有效地避免SiCMOSFET误导通，减缓栅极负向电压应力，提升栅极电压的稳定性。实验条件Ⅲ在实验条件II的基础上增加了栅压抬升电路，从实验波形可以看出在漏极电流下降阶段栅极电压被抬升，关断电压尖峰和振荡时间明显减小，其中电压尖峰值平均下降30.05%，电压振荡时间平均减小36.5ns。从实验结果可知，小驱动电阻(Rg=5Ω)抑制尖峰的效果没有驱动电阻较大时(R.=10、20Ω)明显，这是因为在小驱动电阻下，对应式(16)中t2—t3时间略小于器件固有延时ttotal=19.1ns，使得有源驱动电路产生效果的时间略滞后于t3时刻。表7为3种驱动电阻下，根据式（16)计算出的理论值与实验测试的t2—t3时间对比。
为了更好地说明提出有源驱动的实用性，表8汇总了以上不同实验条件下主动管QL的开通和关断的dv/dt、损耗(Eon和Eoff)以及开通和关断总损耗(Etotal)。图17为总开关损耗的对比图。
从开关损耗的对比结果可知，实验条件II的开通和关断dv/dt均高于实验条件I，总的开关损耗均低于实验条件I，平均减少21.82μJ，因此，驱动电路结构增加栅压钳位电路之后既能提升开关速度，降低开关损耗，还能在高开关速度的情况下保持栅极电压稳定。实验条件III在实验条件II的基础上增加栅压抬升电路后，开通dv/dt增大，关断dv/dt降低，尽管总的开关损耗相比较实验条件I有所增加，平均增加38.52μJ，但能够有效地抑制SiCMOSFET的关断电压尖峰和振荡。
综合表6、8分析可知，关断电压尖峰振荡和开关损耗之间存在平衡。本文所提出的有源驱动方法在可以满足尖峰和振荡抑制效果的情况下，根据电路的固有延时和工程应用经验选取最小的驱动电阻值，从而减少开关损耗，实现关断电压尖峰振荡和开关损耗的平衡。
抑制开关过程中的漏极电压尖峰和振荡能够从源头上减少电力电子变换器的高频EMI发射，本文针对上述3种实验条件下驱动电阻R=20Ω的漏源电压Vds_L进行频谱分析，分析结果如图18所示。
由图18可知，实验条件I电压振荡在66.5MHz附近产生尖峰，与实验中测量得到的电压振荡频率基本一致。3种实验条件下低频段的幅频曲线基本一致，实验条件Ⅱ和实验条件III的尖峰也在66.5MHz附近产生，但是实验条件II的幅值相对于实验条件I没有减少，实验条件II的幅值由126dBμV降低至116dBμV，降低10dBμV，说明实验条件III能够从源头上减小高频EMI。
综合以上实验及分析结果，本文所提出的基于dv/dt检测的有源驱动电路(实验条件IIl)可以很好地适用于桥式电路中，能够同时具有抑制漏极电压尖峰、振荡和栅极串扰的功能，并且不需要额外的控制信号，器件数量少，延迟低。与传统的有源驱动电路（实验条件I)相比，实验条件II可以在很好地抑制正负向串扰尖峰的基础上，提升开关速度，降低开关损耗，但是其无法抑制漏极电压尖峰和振荡，因此对高频EMI无抑制作用：而实验条件III能够在保证正负向串扰尖峰抑制效果与实验条件Ⅱ几乎相同的情况下，有效抑制关断电压的尖峰值和振荡时间，在驱动电阻Rg=20Ω时电压频谱尖峰幅值降低10dBμV，但是会牺牲少量的开关损耗。因此，在实际的桥式电路应用中，实验条件III即本文所提出的有源驱动电路方案，能够在较少牺牲SiCMOSFET损耗的前提下，有效抑制关断电压的尖峰值和振荡时间以及正负向串扰尖峰值，抑制高频EMI，这有利于提升SiCMOSFET的关断性能和栅极电压稳定性以及电力电子变换器的电磁兼容性能，是3种实验条件中最推荐的方案。
相比较于现有其他有源驱动方案,本文所提的有源驱动方案能够同时具有抑制电压尖峰振荡和串扰的功能，结构简单，延迟低，适用于SiCMOSFET的高速驱动。
4、结论
本文针对SiCMOSFET在关断瞬态过程中出现的漏极电压尖峰与振荡以及桥式电路应用中的串扰问题，在分析了SiCMOSFET关断特性以及串扰机理的基础上，提出了一种适用于桥式电路结构的基于dv/dt检测的有源驱动电路，通过检测关断过程中漏极电压dv/dt的突变，并合理设计电路的固有延时时间和电路参数，使得有源驱动电路在产生电压尖峰前发生作用，有效抑制关断电压的尖峰；在串扰发生阶段提供一个低阻抗回路，达到抑制栅极串扰电压尖峰的效果。本文提出的方法能够满足负载电流动态变化的需求。最后通过实验验证了其有效性。实验结果表明，提出的有源驱动电路能够将漏极电压尖峰值平均下降30.05%，将漏极电压振荡时间平均减小36.5ns，并且能够将正向串扰尖峰值平均下降42.58%，负向串扰尖峰值平均下降65.85%，在驱动电阻Rg=20Ω时电压频谱尖峰幅值下降了1OdBμV，这有效地提升了SiCMOSFET的关断性能和栅极电压稳定性，从源头上提升了电力电子变换器的电磁兼容性能。
如您对我们的产品感兴趣，欢迎联系咨询电话：135 1009 9916（微信同号）
想了解更多关于碳化硅功率器件产品知识 请查看碳化硅课堂
