如何为用于设备热插拔选择合适的 MOSFET器件

1.前言

当电源突然与其负载断开时，电路寄生电感元件上的大电流摆动会产生剧烈的电压尖峰，这可能对电路上的电子元件有害。与电池保护应用类似，这里的 MOSFET 用于将输入电源与电路的其余部分隔离。然而，在这种情况下，FET 并不意味着立即切断输入和输出之间的连接，而是限制那些破坏性电流浪涌的严重程度。这是通过控制器调节位于输入电源 (V IN ) 和输出电压 (V OUT) 迫使 MOSFET 在饱和模式下运行，从而阻碍可以通过的电流量（见图 1）。 

图 1：简化的热插拔电路

2.选择用于热插拔的 MOSFET

首先，我们对该 FET 的首要考虑应该是选择合适的击穿电压，通常是最大输入电压的 1.5 到 2 倍。例如，12V 系统倾向于实施 25V 或 30V FET，而 48V 系统倾向于实施 100V 或在某些情况下 150V FET。下一个考虑因素应该是 MOSFET 的安全工作区 (SOA)——数据表中提供的一条曲线特别有用，可用于指示 MOSFET 在短功率浪涌期间变得热失控的敏感程度，这与它在热插拔应用中必须吸收的浪涌不同。

作为设计师，我们要问的关键问题是 FET 可能会看到（或预计会限制在输出）的最大电流浪涌是多少，以及这种浪涌会持续多长时间。一旦知道了这一点，在器件数据表中的 SOA 图上查找相应的电流和电压差就相对简单了。

例如，如果我们的设计具有 48V 输入，并且我们希望将输出电流限制在 8ms 内不超过 2A，我们可以参考 CSD19532KTT、CSD19535KTT 和 CSD19536KTT SOA 的 10ms 曲线（图 2）并推断出后两个设备可能会工作，而 CSD19532KTT 则不够用。但由于 CSD19535KTT 足够好并有一定的余量，因此成本更高的 CSD19536KTT 的性能对于此应用可能有点过头了。 

图 2：三个不同的 100V D2PAK MOSFET 的 SOA

在上面的示例中，我假设环境温度为 25˚C，与数据表上测量 SOA 的条件相同。但是，如果最终应用可能会暴露在更热的环境中，则必须根据较高的环境温度与 FET 的最大结温的接近程度，按比例降低 SOA。例如，假设终端系统的最高环境温度为 70˚C；我们可以使用公式 1 降低 SOA 曲线的额定值：

选择用于热插拔的 MOSFET

在这种情况下，CSD19535KTT 的 10ms、48V 能力将从 ~2.5A 降低到 ~1.8A。然后，我们会推断该特定 FET 可能不再足以满足此应用的需求，而是选择 CSD19536KTT。

值得注意的是，这种降额方法假设 MOSFET 将在正好达到最大结温时发生故障，但通常情况并非如此。假设在 SOA 测试中测量的故障点实际上发生在 200˚C 或其他任意更高的值；计算出的降额将更接近于统一。也就是说，这种降额方法在保守方面是错误的。

    SOA 还将规定我们选择的 MOSFET 封装类型。D2PAK 封装可以容纳大型硅芯片，因此它们非常适用于更高功率的应用。较小的 5mm x 6mm 和 3.3mm x 3.3mm 四方扁平无引线 (QFN) 封装更适合低功率应用。对于小于 5 – 10A 的浪涌电流，FET 最常与控制器集成。

一些最后的警告：

    · 虽然我在这里专门讨论热插拔应用，但我们可以将相同的 SOA 选择过程应用于 FET 在饱和区工作的任何情况。我们甚至可以使用相同的方法为 OR-ing 应用、以太网供电 (PoE) 或什至电机控制等慢速开关应用选择 FET，在这些应用中，MOSFET 转向期间V DS和 I DS会出现大量重叠离开。

    · 热插拔是一种倾向于使用表面贴装 FET 而不是通孔 FET（如 TO-220 或 I-PAK 封装）的应用。原因是在短脉冲持续时间和热失控事件中发生的加热非常局部化。换句话说，从硅结到外壳的容性热阻抗元件可防止热量以足够快的速度消散到板或散热器中以冷却结。结到外壳热阻抗 (R θJC ) 是管芯尺寸的函数，很重要，但结到环境热阻抗 (R θJA ) 是封装、电路板和系统热环境的函数，则不那么重要。出于同样的原因，很少看到用于这些应用的散热器。

    · 设计人员通常假设目录中电阻最低的 MOSFET 将拥有最强大的 SOA。这有一些逻辑——同一代硅中的较低电阻通常表示封装内的硅芯片较大，这确实会产生更大的 SOA 能力和更低的结到外壳热阻抗。然而，随着硅世代在单位面积电阻 (RSP) 方面的改进，它们往往会增加单元密度。硅芯片内部的单元结构越密集，芯片就越容易受到热失控的影响。这就是为什么具有更高电阻的老一代 FET 有时也具有更好的 SOA 性能的原因。结论是调查和比较 SOA 总是值得的。